[发明专利]用于优化芯片静电泄放能力的管脚环的自动布局方法

说明书

本发明公开了一种用于优化芯片静电泄放能力的管脚环的自动布局方法，包括：根据选定工艺库的信息和封装约束信息，确定芯片的信号引线模块的种类和数量，并结合设计总功耗数据确定电源引线模块的种类和对应每组电源引线模块种类的基本需求数量；基于信号引线模块和电源引线模块的种类、数量和封装约束信息，得到四条边界各自的待布局引线模块的分组；对每条边界执行第一自动布局，插入一个边界模块后，依次轮询调用第二子程序和第三子程序，分别用于插入信号引线模块，第一电源引线模块组和/或第二电源引线模块组；根据该边界执行第一自动布局后的剩余间隙的尺寸执行第二自动布局，用以优化芯片的静电泄放能力。

技术领域

本发明涉及微电子技术领域，尤其涉及一种用于优化芯片静电泄放能力的管脚环的自动布局方法。

背景技术

芯片设计中，布局是决定内核单元、宏模块等电路部件位于版图平面的位置的设计步骤。通过在版图上给单元、宏模块等分配物理位置，使得单元、宏模块等部件互不重叠。该分配需要根据用户给出的特定约束来对代价函数进行优化。布局之后,单元和引脚的确切位置己经确定,所需的互联也已经确定。通常讨论的布局，都集中在芯片内核的布局。对于芯片设计来说，还有一个很关键的布局步骤是对管脚环(PAD ring)进行布局。

静电放电(Electrostatic Discharge，ESD)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS)破坏的主要元凶。因为静电通常瞬间电压非常高(几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。所以预防静电损伤是所有芯片设计和制造的头号难题。

ESD的泄放也是管脚环(PAD ring)的一个重要任务，静电泄放通路的模块都是在信号引线模块Signal PAD旁边，不能在芯片里面，因为外界的静电需要第一时间泄放掉。

而目前业内常用的管脚环(PAD ring)的自动布局方法是在满足约束条件下的完全随机布局，例如按照模块名称顺序排列的布局。这导致了自动布局根本无法满足芯片设计者的使用需求，跟不用说如何自动的优选ESD泄放能力更强的管脚环(PAD ring)布局方案。较为有经验的芯片设计者往往抛弃自动布局而采用手工布局的方式，以使管脚环(PADring)的布局满足设计要求，并在此基础上通过手动调整布局的方式对设计进行优化。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种用于优化芯片静电泄放能力的管脚环的自动布局方法。

有鉴于此，本发明实施例提供了一种用于优化芯片静电泄放能力的管脚环的自动布局方法，包括：

获取芯片的设计总功耗数据、面积约束信息、封装约束信息、内核的位置信息和芯片设计选定工艺库的信息；所述内核的位置信息包括内核的边界位置坐标；

根据所述面积约束信息和内核的边界位置坐标，确定所述芯片的管脚环的位置信息；所述管脚环具有四条边界；所述管脚环的位置信息包括：所述管脚环的每条边界的位置坐标和宽度信息；

根据所述选定工艺库的信息和封装约束信息，确定所述芯片的信号引线模块Signal PAD的种类和数量；

结合所述设计总功耗数据与所述信号引线模块Signal PAD的种类和数量确定电源引线模块的种类和对应每组电源引线模块种类的基本需求数量；所述电源引线模块种类包括第一电源引线模块组和第二电源引线模块组；所述第一电源引线模块组包括第一电平引线模块Vss PAD和第二电平引线模块Vdd Pad；所述第二电源引线模块组包括第一电平输入输出引线模块Vss IO PAD和第二电平输入输出引线模块Vdd IO Pad；

基于所述Signal PAD的种类和数量、所述电源引线模块的种类和对应每组电源引线模块种类的基本需求数量和所述封装约束信息，将所述Signal PAD、第一电源引线模块组和第二电源引线模块组分为四组待布局引线模块；所述四组待布局引线模块与所述四条边界具有一一对应关系；