[发明专利]碳化硅外延晶片、碳化硅外延晶片的制造方法、电力变换装置

说明书

本发明的目的在于针对碳化硅外延晶片，降低从器件工作层的中途产生的胡萝卜缺陷和三角缺陷。碳化硅外延晶片(20)具有碳化硅基板(1)、在碳化硅基板(1)之上形成的碳化硅外延层(12、13)。碳化硅外延层(12、13)具有三角缺陷(30)。碳化硅外延层(12、13)在三角缺陷(30)的表面形态上的三角缺陷(30)的内侧具有台阶(31)。

技术领域

本发明涉及碳化硅外延晶片。

背景技术

碳化硅(SiC)与硅(Si)相比带隙大，另外，绝缘破坏电场强度、饱和电子速度及热传导率等物性值比硅优异，作为半导体装置的材料具有优异的性质。特别地，由于使用了碳化硅的半导体装置能够实现电力损耗的大幅度降低及半导体装置的小型化，因此能够实现电源电力变换时的节能化。因此，碳化硅作为在电动汽车的高性能化、或太阳能电池系统等的高功能化等方面对于实现低碳社会有效的半导体材料受到瞩目。

为了制造使用了碳化硅的半导体装置，首先在碳化硅基板之上，使用碳化硅外延生长装置，通过热化学气相沉积法(CVD法：Chemical Vapor Deposition法)等使高精度地控制了杂质浓度的膜外延生长。将这样形成的膜称为外延层。此时，碳化硅基板被加热至大约大于或等于1500℃的高温。外延层例如能够通过将氮添加于外延生长气体而设为n型。将在碳化硅基板之上形成了外延层的晶片称为碳化硅外延晶片，将在碳化硅外延晶片进一步形成了元件区域的半导体装置称为碳化硅半导体装置。

碳化硅半导体装置是对碳化硅外延晶片实施各种加工而制作的。如果在碳化硅外延晶片存在由碳化硅基板及碳化硅外延层生长时的不良情况引起的缺陷，则在碳化硅半导体装置局部性地出现不能够保持高电压的部位，产生泄漏电流。由于产生泄漏电流的碳化硅半导体装置成为不合格品的可能性高，因此如果这样的不能够保持高电压的部位的密度增加，则碳化硅半导体装置的制造时的合格率降低。使合格率降低的缺陷主要是由碳化硅外延晶片的晶体学方面的均匀性缺失导致的缺陷，例如，由晶体中的原子排列的周期性沿晶体生长方向局部性地不完备导致的缺陷。作为这样的与堆垛层错相伴的电流泄漏缺陷之一，已知通过碳化硅外延生长产生的胡萝卜缺陷和三角缺陷。

就碳化硅晶体而言，即使Si和C的比率为1：1、化学计量组成相同，晶格均为六方密排构造，也存在沿c轴的原子排列的周期性不同的多个晶体型(多型)，物性由该周期性规定。当前，从器件应用的观点出发最引人注目的是称为4H型的类型。为了外延生长出相同晶体型，碳化硅基板的表面被设定为相对于晶体的某个面方位倾斜的面，例如加工为具有从(0001)面向11-20方向倾斜8°或4°的表面。在碳化硅基板中，已知作为晶体缺陷而存在贯穿螺旋位错(TSD：Threading Screw Dislocation)或基面位错(BPD：Basal PlaneDislocation)。已知TSD在碳化硅外延生长中被变换为胡萝卜缺陷及三角缺陷等电流泄漏缺陷。被变换为电流泄漏缺陷的TSD是一部分，多数TSD以原状继承至碳化硅外延层。然而，由于在碳化硅基板内存在很多TSD，因此谋求对从TSD向电流泄漏缺陷的变换进行抑制。

在专利文献1中公开了如下碳化硅外延层的生长方法，即，在以大于或等于5μm且小于或等于10μm形成了器件工作层后，将C/Si比缩小为大于或等于0.1且小于或等于0.3的范围而对缺陷降低层进行成膜，再次将C/Si比恢复为器件工作层生长时的C/Si比而进行生长。器件工作层是外延层中的除了缓冲层以外的作为器件进行工作的层。记载了如下内容，即，由此，从器件工作层的中途产生的三角缺陷、胡萝卜或彗星等缺陷降低。

专利文献1：日本特开2018-6384号公报

通常，如果使C/Si比变化，则与碳化硅的碳格点(site)竞争的氮的导入量产生变化。因此，如果像专利文献1那样，在器件工作层的中途使C/Si比变更，则决定载流子浓度的氮原子的导入量产生变化，因此在器件工作层的内部，载流子浓度变得不均匀。除此之外，刚刚使C/Si比变化之后，氮原子的导入变得不稳定，因此存在对器件的电气特性造成影响、成品率降低这样的问题。

发明内容