[发明专利]耗尽型晶体管驱动电路及芯片

说明书

本发明公开一种耗尽型晶体管驱动电路及芯片。该电路中，低压MOS管的漏极与主耗尽型晶体管的源极相连，低压MOS管的源极接地；间接锁定电路与供电端和低压MOS管的栅极相连，用于驱动低压MOS管开启，在主耗尽型晶体管初次开启后锁定低压MOS管处于常开状态；直接驱动电路与供电端、主耗尽型晶体管的栅极和低压MOS管的源极相连，用于直接驱动主耗尽型晶体管的开启或关闭；辅助驱动电路与供电端、直接驱动电路、间接锁定电路以及低压MOS管的源极相连，用于驱动间接锁定电路锁定低压MOS管处于常开状态；在供电端下电后，驱动低压MOS管关闭，控制直接驱动电路对主耗尽型晶体管进行关闭。该电路可以提高低压MOS管的开关速度并保障主耗尽型晶体管的高速开关特性。

技术领域

本发明涉及半导体驱动技术领域，尤其涉及一种耗尽型晶体管驱动电路及芯片。

背景技术

耗尽型晶体管是电力电子器件的重要组成部分，一般是单极性器件，以电子作为电流传输的媒介，由于电子的传输速度快，可以广泛应用在高频及高功率密度领域。

耗尽型晶体管为常开型器件，一般需要负电压关闭，使得其实际应用中可靠性不高。例如，目前广泛使用隔离电源或者电荷泵制造负电压，对耗尽型晶体管进行控制，在工作过程中，若隔离电源或者电荷泵失效下电，耗尽型晶体管将处于导通状态，危及产品及人身安全，且制造成本较高。

为提高耗尽型晶体管的可靠性，可采用低压MOS管与耗尽型晶体管形成共源共栅级联结构进行驱动控制，例如，现有共源共栅级联结构包括耗尽型晶体管和低压MOS管，低压MOS管的漏极与耗尽型晶体管的源极相连。在低压MOS管的栅极源极电压Vgs2为0时，耗尽型晶体管的Vgs1为负电压，此负电压可以关闭耗尽型晶体管；在低压MOS管的栅极开启时，耗尽型晶体管的Vgs1约为0，此时，耗尽型晶体管和低压MOS管均处于开启状态，因此，可以借助低压MOS管的开关(即开启和关闭)控制耗尽型晶体管的开关，以使耗尽型晶体管处于常关状态，以保证耗尽型晶体管的可靠性，且该共源共栅级联结构具有价格低廉的优点。但在共源共栅级联结构中，低压MOS管的开关速度有限，不宜用在10KHz以上，且耗尽型晶体管和低压MOS管之间的寄生电感，在大功率密度或者高频情况下，产生的寄生电压可击穿低压MOS管，使得共源共栅级联结构的应用场景有限制，同时通过低压MOS管驱动耗尽型晶体管，由于低压MOS管的开关速度有限，牺牲了耗尽型晶体管的高速开关特性，造成资源的浪费。

发明内容

本发明实施例提供一种耗尽型晶体管驱动电路，以解决采用低压MOS管驱动耗尽型晶体管过程中存在的开关速度限制并影响耗尽型晶体管的高速开关特性的问题。

本发明实施例提供一种耗尽型晶体管驱动电路，包括主耗尽型晶体管和低压MOS管，所述低压MOS管的漏极与所述主耗尽型晶体管的源极相连，所述低压MOS管的源极接地，还包括间接锁定电路、直接驱动电路和辅助驱动电路；

所述间接锁定电路与供电端和所述低压MOS管的栅极相连，用于驱动所述低压MOS管开启，在所述主耗尽型晶体管初次开启后锁定所述低压MOS管处于常开状态；

所述直接驱动电路与所述供电端、所述主耗尽型晶体管的栅极和所述低压MOS管的源极相连，用于直接驱动所述主耗尽型晶体管的开启或关闭；

所述辅助驱动电路与所述供电端、所述直接驱动电路、所述间接锁定电路以及所述低压MOS管的源极相连，用于驱动所述间接锁定电路锁定所述低压MOS管处于常开状态；在所述供电端下电后，驱动所述低压MOS管关闭，控制所述直接驱动电路对所述主耗尽型晶体管进行关闭。

优选地，所述直接驱动电路包括直接储能电容和第一直接二极管；所述直接储能电容的一端与所述供电端相连，另一端与所述主耗尽型晶体管的栅极相连；所述第一直接二极管的正极与所述直接储能电容和所述主耗尽型晶体管的栅极相连，负极与所述低压MOS管的源极和所述辅助驱动电路相连。