[发明专利]一种封装基板和封装基板母板

说明书

本申请公开了一种封装基板和封装基板母板，封装基板定义有电路区和镀膜区，电路区内设置有工作电路；镀膜区内设置有至少一个镀膜导电图形，每个镀膜导电图形连接有至少两条电镀引线，电镀引线用于连通镀膜导电图形与电镀设备，以利用电镀工艺实现对镀膜导电图形的镀膜。通过上述方式，本申请能够降低镀膜导电图形的漏镀风险，提高封装基板的良率。

技术领域

本申请涉及半导体技术领域，特别是涉及封装基板和封装基板母板。

背景技术

封装基板是Substrate(简称SUB)，可以为电子元器件(如芯片)提供电连接、保护、支撑、散热、组装等，能够实现多引脚化、缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。封装基板上一般会设置定位孔孔环、标记符号等，用于封装基板后续打线时定位挂引脚、机台对位识别等。这些定位孔孔环、标记符号等大多都需要电镀上一层金属膜(如镀金)，一般是在需要电镀的导电图形(如定位孔孔环)上连接一条电镀引线，电镀时利用电镀引线连通导电图形与电镀设备，实现电镀过程。但是如果电镀引线出现开路(即断路或断线)，则会出现导电图形漏镀的情况，导致封装基板报废。

发明内容

本申请主要解决的技术问题是提供一种封装基板和封装基板母板，能够降低导电图形的漏镀风险，提高封装基板的良率。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装基板，所述封装基板定义有电路区和镀膜区，电路区内设置有工作电路；镀膜区内设置有至少一个镀膜导电图形，每个镀膜导电图形连接有至少两条电镀引线，电镀引线用于连通镀膜导电图形与电镀总线，电镀总线用于连接电镀设备，以利用电镀工艺实现对镀膜导电图形的镀膜。

其中，至少两条电镀引线分别连接于镀膜导电图形的不同侧的边线上。

其中，任意两条相邻的电镀引线之间的镀膜导电图形的边线的长度相等。

其中，镀膜区内设置有至少两个镀膜导电图形，至少一个镀膜导电图形的至少一条电镀引线与邻近的镀膜导电图形相连接。

其中，电镀总线设置于镀膜区的外围，电镀总线包括第一电镀总线、第二电镀总线和第三电镀总线；第一电镀总线靠近封装基板的板边设置，用于连通电镀设备；第二电镀总线和第三电镀总线分别位于镀膜导电图像相对的两侧，且均与第一电镀总线相连接；位于镀膜导电图形不同侧的至少两条电镀引线分别与邻近的第二电镀总线/第三电镀总线相连接。

其中，封装基板为多层线路板，镀膜导电图形和电镀引线设置于多层线路板的表层，电镀总线设置于多层线路板的内层，每条电镀引线分别通过过孔与电镀总线相连接。

其中，电镀引线的宽度为45～75μm。

其中，镀膜导电图形为镀金导电图形。

其中，镀膜导电图形为焊盘、标记点、定位孔孔环、字符符号中的一种。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装基板母板，所述封装基板母板包括至少两个上述的封装基板。

本申请的有益效果是：区别于现有技术的情况，本申请通过增加连接镀膜导电图形的电镀引线的数量，使得即使有部分电镀引线开路，还会有其他的电镀引线导通完成电镀，能够降低镀膜导电图形漏镀的风险，提高封装基板的良率。另外，如果所有电镀引线都是连通状态，还可以增强电镀效果，节省电镀时间。

附图说明

图1是本申请一实施方式中封装基板的俯视结构示意图；

图2是本申请另一实施方式中封装基板的俯视结构示意图；

图3是本申请又一实施方式中封装基板的俯视结构示意图；

图4是本申请再一实施方式中封装基板的剖面结构示意图；