[发明专利]封装体及封装方法

说明书

一种封装体及封装方法，通过在封装过程中直接形成图案化导电层，以解决小尺寸导电层因模具设计的限制或导电层自身机械结构的限制而无法制作的问题，从而彻底目前因导电层过小而无法使用导电层设计的问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

技术领域

本发明涉及半导封装领域，特别涉及一种封装体及封装方法。

背景技术

封装产品通常是将芯片贴装于引线框架上并以塑封料封装。

目前，考虑到成本、效率、电参数、散热、高频参数等方面，有一种以导电片(或成导电层)，尤其是以铜片焊接的工艺代替传统引线键合工艺的封装体。铜片通常是采用额外的制程，采用铜片模具进行成形并切割，随后贴覆到芯片及引线框架上。然而，随着芯片功能的提升，铜片的设计越来越复杂，使得铜片的设计尺寸及各铜片间的间距越变越小。

然而，受到模具的设计制作限制，有些小尺寸铜片或者铜片间距较小的设计因机械结构本身的限制，而难以进行模具的制作，进而导致无法完成铜片的制作。

因此，现有的制程工艺导致了一些封装因实际无法实现铜片的成形而不得不使用大面积的密排焊线来代替铜片，这样不仅降低了作业能效，而且也影响了产品性能。

因此，有必要提供一种新的封装方法以及应用该新的封装方法获得的封装体，以克服上述缺陷。

发明内容

本发明的目的在于提供一种封装体及封装方法，通过在封装过程中直接形成图案化导电层，以解决小尺寸导电层因模具设计的限制或导电层自身机械结构的限制而无法制作的问题，从而彻底目前因导电层过小而无法使用导电层设计的问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

为了达到上述目的，根据本发明的一方面，提供一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，所述芯片的焊盘通过一金属片与所述引线框架的引脚电性连接。

在本发明一实施例中，所述金属片通过锡膏与所述芯片的焊盘电性连接。

在本发明一实施例中，所述金属片与所述芯片背离所述基岛的表面贴合。

在本发明一实施例中，所述金属片的材料为金属铜。

根据本发明的另一方面，提供一种封装方法，包括：提供一引线框架，并在所述引线框架上贴装一芯片的步骤；所述芯片进行第一次封装的步骤；形成图案化金属层的步骤；

以及，第二次封装的步骤；其中，在所述形成图案化金属层的步骤中，形成一金属片以电性连接所述芯片的焊盘与所述引线框架的引脚。

在本发明一实施例中，在所述芯片进行第一次封装的步骤中，以塑封料封装所述芯片及所述引线框架，并至少暴露所述芯片的焊盘以及所述引线框架的引脚。

本领域技术人员可以理解的是，在本发明的一实施例中，在所述芯片进行第一次封装的步骤中，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，暴露所述芯片的焊盘及引线框架的引脚；或者，在所述芯片进行第一次封装的步骤中，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，充分暴露所述芯片背离所述基岛的表面(包括焊盘)及引线框架的引脚。

在本发明一实施例中，在所述形成图案化金属层的步骤中，首先形成一金属层，使得所述金属层覆盖所述芯片及所述引线框架的引脚区域；然后，在所述金属层上形成一图案化掩蔽层，刻蚀后获得所述图案化金属层。

本领域技术人员可以理解的是，在本发明一实施例中，可以通过：在所述金属层上形成一掩蔽层并进行曝光显影，以在所述金属层上形成所述图案化掩蔽层。