[发明专利]用于半导体装置中的电容减小的方法和设备

权利要求书

1.一种用于半导体装置中的电容减小的方法，其包括：

在形成于半导体衬底(724)之上的感测线(105，705)的一部分之上形成仅氧化物间隔物(149，749)，以将所述感测线(105，705)从半导体装置的存储节点触点区(151，251，751)分隔开，且减小所述感测线(105，705)与所述存储节点触点区(151，251，751)之间的电容；

在所述半导体装置的与所述感测线(105，705)相邻的有源区域中形成所述存储节点触点区(151，251，751)；以及

将所述感测线(105，705)导电连接到所述存储节点触点区(151，251，751)，以使存储节点(262，762)能够被所述感测线(105，705)感测。

2.根据权利要求1所述的方法，其进一步包括：将所述感测线(105，705)导电连接到所述半导体装置(100)的所述有源区域中的嵌入式凹入存取装置BRAD(108，708)。

3.根据权利要求1所述的方法，其进一步包括：在动态随机存取存储器DRAM阵列中形成所述半导体装置。

4.根据权利要求1到3中任一权利要求所述的方法，其进一步包括：

在所述半导体装置的工作表面(103)之上形成多个轨支柱(141)，以与具有作为所述仅氧化物间隔物(149，749)的第一部分沉积在所述多个感测线支柱(108，708)的表面(110，112)之上的第一氧化物材料(128)的多个感测线支柱(108，708)相交；

在由与所述相应多个所述感测线支柱(108，708)相交的所述相应多个所述轨支柱(141)形成的壁内形成多个开口(142，146)；

在所述开口(142，146)的所述壁之上沉积第二氧化物材料(145)，使得所述第二氧化物材料(145)沉积在所述第一部分之上，作为所述仅氧化物间隔物(149，749)的第二部分；以及

通过由所述氧化物材料(131，145)的所述第一和第二部分形成的所述仅氧化物间隔物(149，749)，减小感测线导柱(108，708)中的感测线(105，705)相对于作为间隔物沉积在所述感测线导柱(108，708)的表面之上的氮化物材料的电容。

5.根据权利要求4所述的方法，其进一步包括相对于处理设备(581)的腔室(582)外部的环境条件，在还原条件下，在所述腔室(582)中沉积形成所述仅氧化物间隔物(149，749)的所述第一氧化物材料(128)和所述第二氧化物材料(145)。

6.根据权利要求4所述的方法，其进一步包括将所述仅氧化物间隔物(149，749)蚀刻到所述开口(142，146)的所述壁之上的特定厚度。

7.根据权利要求4所述的方法，其进一步包括将所述仅氧化物间隔物(149，749)蚀刻到低于所述壁内的开口(142，146)的顶部(112)的特定距离。

8.根据权利要求4所述的方法，其进一步包括：

执行干式清洗工艺，以去除因为干式蚀刻工艺的执行而产生的残余氧化物材料(131，145)和残余硅；以及

相对于湿式蚀刻工艺或湿式清洗工艺的使用，减少所述仅氧化物间隔物(149，749)的所述氧化物材料(131，145)的非既定去除的可能性。

9.根据权利要求4所述的方法，其进一步包括穿过所述壁内的开口(142，146)的顶部(112)，执行蚀刻工艺达进入低于所述开口(142，146)的底部的工作表面(103)的硅中的特定深度(113)，以形成较深的存储节点触点。