[发明专利]用于半导体装置中的电容减小的方法和设备

说明书

本发明描述与半导体装置中的电容减小有关的系统、设备和方法。一种实例方法可包含在形成于半导体衬底上的感测线的一部分之上形成仅氧化物间隔物，以使所述感测线与半导体装置的存储节点触点区分开，且减小所述感测线与所述存储节点触点区之间的电容。所述方法可进一步包含：在所述半导体装置的与所述感测线相邻的有源区域中形成所述存储节点触点区，且将所述感测线导电连接到所述存储节点触点区，以使存储节点能够被所述感测线感测。

技术领域

本公开大体上涉及半导体装置和方法，且更明确地说，涉及用于半导体装置中的电容减小。

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)以及闪存存储器等。一些类型的存储器装置可为非易失性存储器(例如ReRAM)，且可用于需要高存储器密度、高可靠性和低功耗的广泛范围的电子应用。相对于在不通电的情况下保持其所存储状态的非易失性存储器单元(例如，快闪存储器单元)，易失性存储器单元(例如，DRAM单元)需要电力来保持其所存储数据状态(例如，经由刷新过程)。例如DRAM单元的各种易失性存储器单元可比例如快闪存储器单元的各种非易失性存储器单元更快地操作(例如编程、读取、擦除等)。影响电的传导和电荷的存储的条件也可影响各种类型的半导体存储器和电子装置的操作。

附图说明

图1A到1O说明根据本公开的数个实施例的在用于电容减小的实例制造序列中的各个时间点处的实例半导体装置的一部分的透视图。

图2说明根据本公开的数个实施例的可使用图1A到1O中说明的实例制造序列形成的存储器装置的实例的沿对角切割线的横截面。

图3是根据本公开的数个实施例的用于半导体装置中的电容减小的实例方法的流程图。

图4是根据本公开的数个实施例的用于半导体装置中的电容减小的另一实例方法的流程图。

图5是根据本公开的数个实施例的用于实施实例半导体制造过程的系统的功能框图。

图6是根据本公开的一或多个实施例的包含至少一个存储器系统的计算系统的功能性框图。

图7说明根据本公开的数个实施例的存储器装置的半导体结构的实例的一部分的横截面图。

发明内容

本公开的一些实施例提供一种用于半导体装置中的电容减小的方法，其包含：在形成于半导体衬底之上的感测线的一部分之上形成仅氧化物间隔物，以将所述感测线从半导体装置的存储节点触点区分隔开，且减小所述感测线与所述存储节点触点区之间的电容；在所述半导体装置的与所述感测线相邻的有源区域中形成所述存储节点触点区；以及将所述感测线导电连接到所述存储节点触点区，以使存储节点能够被所述感测线感测。

本公开的一些实施例提供一种用于半导体装置中的电容减小的方法，其包含：形成第一氮化物材料以覆盖感测线导柱的表面，且填充半导体材料中邻近所述感测线导柱的沟槽；去除所述第一氮化物材料的第一部分，以使所述感测线导柱的所述表面暴露；留下所述第一氮化物材料的第二部分，以保留在所述沟槽中；在所述感测线导柱的所述暴露表面之上、在所述第一氮化物材料的所述第二部分之上，且在所述半导体材料之上形成第一氧化物材料；去除所述第一氧化物材料的第一部分，以使所述第一氮化物材料的保留在所述沟槽中的部分以及所述半导体材料的一部分暴露；留下所述第一氧化物材料的第二部分，以覆盖所述感测线导柱的所述表面；以及通过所述第一氧化物材料的所述第二部分，减小所述感测线导柱中的感测线相对于形成于所述感测线导柱的所述表面之上的所述第一氮化物材料的电容。