[发明专利]页缓冲器和包括该页缓冲器的存储装置

权利要求书

1.一种配置为向连接到多个存储单元的位线供给位线电压的页缓冲器，所述页缓冲器包括：

第一电路元件，连接到用于供给第一位线电压的第一端子；

第二电路元件，连接到用于供给比所述第一位线电压低的第二位线电压的第二端子；和

锁存器，配置为基于在所述多个存储单元当中是否存在被选择的存储单元来控制所述第一电路元件和所述第二电路元件，并且配置为将所述第一位线电压和所述第二位线电压中的一个施加到所述位线，

其中，当在所述多个存储单元当中存在所述被选择的存储单元时，基于连接到所述位线的沟道的信息，所述第二位线电压的电平低于所述第一位线电压的电平且高于或等于地电压的电平。

2.根据权利要求1所述的页缓冲器，其中，所述沟道的所述信息包括所述沟道的物理位置信息。

3.根据权利要求2所述的页缓冲器，其中，所述物理位置信息基于将多条字线划分为多个区域的字线切割区域与所述沟道之间的距离。

4.根据权利要求1所述的页缓冲器，其中，所述第二位线电压基于所述沟道的栅绝缘层的厚度来确定。

5.根据权利要求1所述的页缓冲器，其中，所述第二位线电压基于连接到所述被选择的存储单元的字线的厚度来确定。

6.根据权利要求1所述的页缓冲器，其中，所述第二位线电压基于分配给所述位线的位线地址来确定。

7.根据权利要求1所述的页缓冲器，其中，所述第一电路元件包括PMOS晶体管，所述第二电路元件包括NMOS晶体管，

所述第一电路元件和所述第二电路元件串联连接在所述第一端子和所述第二端子之间，并且

所述锁存器公共地连接在所述PMOS晶体管的栅极和所述NMOS晶体管的栅极之间。

8.一种存储装置，包括：

多条位线，包括第一位线和第二位线；

存储单元阵列，包括连接到所述多条位线的多个存储单元串，所述多个存储单元串包括第一存储单元串和第二存储单元串，所述第一存储单元串连接到所述第一位线并包括多个第一存储单元，所述第二存储单元串连接到所述第二位线并包括多个第二存储单元；以及

页缓冲器，配置为在对所述多个第一存储单元中的至少一个的第一编程操作中向所述第一位线输出第一位线电压，并在对所述多个第二存储单元中的至少一个的第二编程操作中向所述第二位线输出不同于所述第一位线电压的第二位线电压，

其中，所述第一存储单元串的第一栅绝缘层具有比所述第二存储单元串的第二栅绝缘层的厚度小的厚度，并且所述第一位线电压高于所述第二位线电压。

9.根据权利要求8所述的存储装置，其中，所述第一存储单元串的栅极长度与所述第二存储单元串的栅极长度不同。

10.根据权利要求9所述的存储装置，其中，所述第一存储单元串的所述栅极长度大于所述第二存储单元串的所述栅极长度。

11.根据权利要求8所述的存储装置，其中，在共同连接到所述多条位线之一的存储单元串中包括的栅绝缘层的厚度之间的第一差小于在连接到不同位线的存储单元串中包括的栅绝缘层的厚度之间的第二差。

12.根据权利要求8所述的存储装置，其中，所述第一存储单元串包括至少一个第一串选择晶体管，所述第二存储单元串包括至少一个第二串选择晶体管，并且

所述第一串选择晶体管和所述第二串选择晶体管连接到单条串选择线。

13.根据权利要求12所述的存储装置，还包括：

连接到所述第一存储单元和所述第二存储单元的多条字线，

其中，所述多条字线通过字线切割区域划分为多个区域，并且

所述第一存储单元串与所述字线切割区域之间的距离小于所述第二存储单元串与所述字线切割区域之间的距离。