[发明专利]一种用于加速存储部件网表仿真的方法、系统及介质

权利要求书

1.一种用于加速存储部件网表仿真的方法，其特征在于实施步骤包括：

1）建立存储子系统的验证环境，所述存储子系统的验证环境包括数据通道激励模块、第一寄存器通道激励模块、第二寄存器通道激励模块、内存模块以及用于代替存储子系统RTL设计的存储子系统网表，所述存储子系统网表包括依次相连的缓存模块、存储管理模块、内存控制器以及内存物理接口，所述数据通道激励模块、第一寄存器通道激励模块分别与缓存模块输入端相连，所述第二寄存器通道激励模块与内存控制器的输入端相连，所述内存物理接口的输出端与内存模块相连；

2）在存储管理模块、内存控制器之间的接口协议信号中包含的一系列克隆信号中找出真正有效的寄存器配置信号，对真正有效的寄存器配置信号采用强制赋值的方式进行赋值，采用遵循存储管理模块、内存控制器之间的接口协议的程序对内存控制器以及内存物理接口之间的寄存器进行初始化配置，并将存储管理模块、内存控制器之间的延时信息加入到真正有效的寄存器配置信号以满足存储管理模块、内存控制器之间的时序要求；

3）通过第二寄存器通道激励模块对缓存模块、存储管理模块进行寄存器配置；

4）通过数据通道激励模块发送功能测试激励得到测试结果。

2.根据权利要求1所述的用于加速存储部件网表仿真的方法，其特征在于，步骤2）中还包括每完成一个寄存器的配置，就输出该寄存器的信息。

3.根据权利要求2所述的用于加速存储部件网表仿真的方法，其特征在于，步骤2）中输出该寄存器的信息包括寄存器名称、地址和数值。

4.根据权利要求1所述的用于加速存储部件网表仿真的方法，其特征在于，步骤2）中对内存控制器以及内存物理接口之间的寄存器进行初始化配置时，还包括缩减内存控制器和内存物理接口中与仿真测试程序运行无关的寄存器配置、只保留测试正常工作所必需配置的寄存器的步骤。

5.根据权利要求1所述的用于加速存储部件网表仿真的方法，其特征在于，步骤2）中对内存控制器以及内存物理接口之间的寄存器进行初始化配置时，还包括将内存控制器以及内存物理接口中寄存器配置的时钟频率信号PCLK提升至设计能达到的或者反标时序所能满足的最高时钟频率，待初始化完成之后再将时钟频率信号PCLK降至数据通路测试所需的频率。

6.根据权利要求1所述的用于加速存储部件网表仿真的方法，其特征在于，步骤1）中还包括利用后仿反标文件SDF对存储子系统网表进行反标模拟的步骤，且反标模拟时将后仿反标文件SDF中的时序值标注到存储子系统网表中，所述后仿反标文件SDF为抽取存储子系统所含全部模块的延时信息而得到。

7.一种用于加速存储部件网表仿真的系统，其特征在于包括：

验证环境初始化程序单元，用于建立存储子系统的验证环境，所述存储子系统的验证环境包括数据通道激励模块、第一寄存器通道激励模块、第二寄存器通道激励模块、内存模块以及用于代替存储子系统RTL设计的存储子系统网表，所述存储子系统网表包括依次相连的缓存模块、存储管理模块、内存控制器以及内存物理接口，所述数据通道激励模块、第一寄存器通道激励模块分别与缓存模块输入端相连，所述第二寄存器通道激励模块与内存控制器的输入端相连，所述内存物理接口的输出端与内存模块相连；

第一寄存器初始化配置程序单元，用于在存储管理模块、内存控制器之间的接口协议信号中包含的一系列克隆信号中找出真正有效的寄存器配置信号，对真正有效的寄存器配置信号采用强制赋值的方式进行赋值，采用遵循存储管理模块、内存控制器之间的接口协议的程序对内存控制器以及内存物理接口之间的寄存器进行初始化配置，并将存储管理模块、内存控制器之间的延时信息加入到真正有效的寄存器配置信号以满足存储管理模块、内存控制器之间的时序要求；

第二寄存器初始化配置程序单元，用于通过第二寄存器通道激励模块对缓存模块、存储管理模块进行寄存器配置；

测试激励程序单元，用于通过数据通道激励模块发送功能测试激励得到测试结果。