[发明专利]半导体结构

说明书

本发明涉及一种半导体结构，包括：绝缘区域，位于衬底中；第一导体，位于绝缘区域上方，用于收集电荷；第二导体，至少部分位于绝缘区域上方，用于感应第一导体的电荷；电介质层，位于第一导体与第二导体之间，使得第一导体与第二导体电绝缘。本申请的半导体结构在进行天线效应测量时，第一导体先将电荷收集起来，并通过第二导体与第一导电体之间形成电容的方式将电荷感应到第二导体上，这样就不会出现当第一导体中某一层金属层面积较大，该层金属层测量时测试结构被击穿导致后面金属层上的电荷测量不到的情况，提高了测量的精确度。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构。

背景技术

在深亚微米集成电路加工工艺中，通常需大量使用高密度等离子体增强化学气相沉积(HDPECVD，High Density Plasma Enhanced Deposition)以及等离子体刻蚀(plasmaetching)技术。但是在高密度等离子体增强化学气相沉积或等离子体刻蚀过程中，会产生游离电荷，当刻蚀导体(金属或多晶硅)的时候，裸露的导体表面就会收集游离电荷。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成栅极漏电流(gate leakage)，当积累的电荷超过一定数量时，就会损伤栅氧化层，使电路失效，从而使器件甚至整个芯片的可靠性和寿命严重的降低。通常将这种情况称为等离子诱导损伤(PID，P1asma Induced Damage)，又称为天线效应(PAE，Process Antenna Effect)。

目前工艺会对天线效应进行监测，然而现有的监测结构很难准确的评估做完每一层金属层后的栅氧化层受到天线效用影响的程度。

发明内容

基于此，有必要针对上述技术问题，提供一种半导体结构，其可以有效的监测天线效应对栅氧化层的影响。

本发明提供了一种半导体结构，包括：

绝缘区域，位于衬底中；

第一导体，位于所述绝缘区域上方，用于收集电荷；

第二导体，至少部分位于所述绝缘区域上方，用于感应所述第一导体的电荷；

电介质层，位于所述第一导体与所述第二导体之间，使得第一导体与第二导体电绝缘。

在其中一个实施例中，所述绝缘区域包括浅槽隔离区域。

在其中一个实施例中，所述第一导体包括接触孔。

在其中一个实施例中，所述接触孔在所述绝缘区域上的投影图型包括U型、V型、C型。

在其中一个实施例中，所述第二导体至少部分位于所述接触孔开口内部。

在其中一个实施例中，所述第一导体还包括至少一金属层，所述金属层与所述接触孔电连接。

在其中一个实施例中，述第二导体包括多晶硅。

在其中一个实施例中，还包括：

第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的栅极均与所述第二导体电连接。

在其中一个实施例中，所述第一晶体管为NMOS，所述第二晶体管为PMOS。

在其中一个实施例中，所述电介质层的材料包括二氧化硅和氮化硅中的一种或多种。

本申请具有以下有益效果：

本申请的半导体结构在进行天线效应测量时，第一导体先将电荷收集起来，并通过第二导体与第一导电体之间形成电容的方式将电荷感应到第二导体上，这样就不会出现当第一导体中某一层金属层面积较大，该层金属层测量时测试结构被击穿导致后面金属层上的电荷测量不到的情况，提高了测量的精确度。

附图说明