[发明专利]存储设备

说明书

本申请提供一种存储设备。所述存储设备包括：包括多个单元的单元阵列；地址转变检测器，其输出关于写入命令的地址是否改变的转变检测信号；以及控制逻辑电路，其响应于所述写入命令生成多个字线接通信号中的一个字线接通信号用于对所述单元阵列执行写入操作，并根据所述转变检测信号终止所述写入操作。所述字线接通信号包括：在所述地址改变之前保持激活的长时间保持的字线接通信号、以及在所述地址改变之前被分割成多个子字线接通信号的分割字线接通信号。

相关申请的交叉引用

本申请要求于2019年4月18日向韩国知识产权局提交的韩国专利申请No.10-2019-0045314的权益，通过引用将该申请的全部内容合并于此。

技术领域

本发明构思涉及一种存储设备。

背景技术

随着电子设备的提速和低功耗，内置于电子设备中的存储设备也需要高速的读取/写入操作和低工作电压。随机存取存储器(RAM)可以是易失性的或非易失性的。每次断电时，易失性RAM丢失存储在易失性随机存取存储器中的信息，同时，即使存储器断开电源，非易失性随机存取存储器也可以保留非易失性随机存取存储器的存储内容。

然而，在这样的非易失性随机存取存储器的情况下，存在写入操作的成功率和写入错误率(WER)，并且必须在写入错误率低的方向上进行操作。写入错误率与写入时间和次数有关。

发明内容

本发明构思的各方面提供了一种高可靠性的存储设备。

根据本发明构思的示例性实施例，一种存储设备包括：包括多个单元的单元阵列；地址寄存器，被配置为接收第一地址并锁存所述第一地址；地址转变检测器，被配置为：接收第二地址并检测从被锁存的所述第一地址到所述第二地址的改变，并在检测到所述第二地址的所述改变时，输出转变检测信号；以及控制逻辑电路，被配置为通过写入信号使用所述第一地址开始对所述单元阵列的写入操作，并且响应于所述转变检测信号终止所述写入操作。

根据本发明构思的示例性实施例，一种存储设备包括：包括多个单元的单元阵列；地址转变检测器，被配置为输出关于写入命令的地址是否改变的转变检测信号；以及控制逻辑电路，被配置为响应于所述写入命令生成多个字线接通信号中的一个字线接通信号用于对所述单元阵列执行写入操作，并根据所述转变检测信号终止所述写入操作。所述多个字线接通信号包括：在所述地址改变之前保持激活的长时间保持的字线接通信号、以及在所述地址改变之前被分割成多个子字线接通信号的分割字线接通信号。

根据本发明构思的示例性实施例，一种存储设备包括：单元阵列，包括多个存储单元，所述多个存储单元中的每个存储单元包括具有固定磁化方向的被钉扎层、具有可变磁化方向的自由层、以及置于所述被钉扎层与所述自由层之间的隧道势垒层；地址转变检测器，被配置为检测写入命令的地址是否改变，并且响应于检测结果输出转变检测信号；模式寄存器，被配置为响应于所述存储设备的操作模式生成预充电脉冲；以及控制逻辑电路，被配置为通过写入信号执行所述地址的写入操作，并且根据所述转变检测信号终止所述地址的所述写入操作，并且还被配置为响应于所述预充电脉冲生成多个字线接通信号中的一个字线接通信号。所述操作模式包括第一模式和第二模式。在所述第一模式下，在所述写入命令的所述地址改变之前，所述字线接通信号保持激活，并且在所述第二模式下，在所述写入命令的所述地址改变之前，所述字线接通信号被终止并且另一字线接通信号被生成。

然而，本发明构思的各方面不限于本文所阐述的方面。通过参考下面给出的本发明构思的详细描述，对于本发明构思所属领域的普通技术人员而言，本发明构思的以上以及其他方面将变得更加明显。

附图说明

通过参照附图详细说明本发明构思的示例性实施例，本发明构思的上述以及其他方面和特征将变得更加明显，其中：

图1是用于说明根据本发明构思的一些实施例的存储设备的框图；