[发明专利]一种多路视频显示方法及系统

权利要求书

1.一种多路视频显示方法，其特征在于，所述方法包括：

通过FPGA接收输入的多路视频源数据，并将串行数据转换成并行数据、源同步信号；

根据输入的视频源格式选择对应的解码模式，对转换后的并行数据进行解码；

检测每路输入视频源的信息，产生中断信号；

根据检测得到的中断信号，配置接收系统的相关寄存器；

将解码后的多路视频通过同一时钟进行时钟域转换，并采用流水线方式并行同步进行数据打包，得到数据包；

将数据包通过AXI总线根据分配的存储地址分别进行缓存；

将缓存的数据通过视频时序产生模块产生对应的输出时序，产生输出同步信号，将DDR4缓存数据按标准的视频格式标准读取；

根据输出同步信号将缓存的数据分别进行编码，将编码后的并行视频数据以串行方式发送到外部进行显示。

2.根据权利要求1所述的多路视频显示方法，其特征在于，所述通过FPGA接收输入的多路视频源数据包括：

多路视频源分别通过HDMI2.0接口输入FPGA，在单个FPGA上，外部输入的视频通过FPGA的串行收发器接收，串行数据转成并行数据、源同步信号；

所述串行收发器的速率配置为5.94Gbps，采用X4模式；

接收端接收的PLL采用CPLL方式，视频接收参考时钟选择FPGA的串行收发器bank的CTREFCLK0，发送端发送PLL采用QPLL方式，视频发送的参考时钟选择FPGA的串行收发器bank的GTREFCLK1，同时将4个高速通道中的第四个高速通道作为发送TMDS时钟。

3.根据权利要求1所述的多路视频显示方法，其特征在于，所述根据输入的视频源格式选择对应的解码模式，对转换后的并行数据进行解码包括：

解码模式采用每个时钟4像素组包方式，根据输入视频源的像素格式，支持8位、16位两种模式，像素的颜色格式支持RGB和YUV444模式；

接收来自将串行数据转换为并行的TMDS数据，解码模式设计4像素一个包，每个像素24位，每个时钟传输96位数据。

4.根据权利要求1所述的多路视频显示方法，其特征在于，所述中断信号包括但不限于热插拔终端、链路时钟锁定中断、视频接收时钟变化中断、接收超时中断；

所述根据检测得到的中断信号，配置接收系统的相关寄存器包括：

SOC根据中断信息判断输入链路状态、时钟锁定状态、视频帧率状态和时钟频率状态，实时配置接收系统的相关寄存器。

5.根据权利要求1所述的多路视频显示方法，其特征在于，所述采用流水线方式并行同步进行数据打包包括：

视频数据流采用4像素为一个单元进行并行处理，通过10个单元组成一个包含40个像素的数据包。

6.根据权利要求1所述的多路视频显示方法，其特征在于，所述将缓存的数据通过视频时序产生模块产生对应的输出时序，产生输出同步信号包括：

根据VESA标准产生最高4K@60Hz视频时序，不同的视频时序通过SOC进行配置；

根据VESA标准的行同步宽度、行消隐期宽度、行总宽度和场同步宽度、场消隐期宽度、场总宽度参数，通过寄存器方式产生输出同步信号。

7.根据权利要求1所述的多路视频显示方法，其特征在于，将编码后的并行视频数据以串行方式发送到外部进行显示前，所述方法还包括：

采用图像双三次插值方法将视频进行缩小；

进行颜色空间转换，将RGB数据进行Bayer RGB格式转换；

将转换格式后的视频进行压缩。