[发明专利]半导体结构及其制造方法

说明书

本发明提供一种半导体结构及其制造方法。所述半导体结构包括第一与第二衬底、第一与第二组件结构层、第一与第二介电层、硅穿孔结构、连接垫及第一与第二衬层。第一组件结构层位于第一与第二衬底之间。第二组件结构层位于第二衬底与第一组件结构层之间。第一介电层位于第一与第二组件结构层之间。第二介电层位于第二衬底上。硅穿孔结构位于第二介电层、第二衬底、第二组件结构层与第一介电层中。连接垫位于第二介电层的表面处且与硅穿孔结构连接。第一衬层位于硅穿孔结构与第二介电层、第二衬底及第二组件结构层之间。第二衬层位于硅穿孔结构的上部与第二介电层及部分第二衬底之间。

技术领域

本发明涉及一种半导体结构及其制造方法。

背景技术

随着电路设计复杂度及半导体工艺的快速发展，近来集成电路(integratedcircuit，IC)已发展至三维(3D)电路的连接方式，其可减少电路径的长度而降低RC延迟，使得电路效能增加。硅穿孔(through-silicon Via，TSV)结构为一种三维电路的连接方式，其贯穿各硅衬底以在各硅衬底之间作为垂直导通结构。

一般来说，在形成硅穿孔结构时，会先形成贯穿位于上方的硅衬底的开孔。然后，于开孔的侧壁上形成绝缘层来作为衬层。接着，移除开孔的底部处的绝缘层，以暴露出位于下方的硅衬底上的导电区(例如连接垫)。之后，于开孔中形成导电层。然而，在移除开孔的底部处的绝缘层时，往往会对开孔的顶部处(例如开孔的顶部角落处)的衬层造成损坏，甚至将开孔的顶部处的衬层移除，因而对硅穿孔结构的电性造成影响。

发明内容

本发明是针对一种半导体结构，其中硅穿孔结构的上部周围设置有足够厚度的衬层。

本发明是针对一种半导体结构的制造方法，其用以制造上述的半导体结构。

本发明的半导体结构包括第一衬底、第二衬底、第一组件结构层、第二组件结构层、第一介电层、第二介电层、硅穿孔结构、连接垫、第一衬层以及第二衬层。所述第二衬底设置于所述第一衬底上。所述第一组件结构层设置于所述第一衬底与所述第二衬底之间。所述第二组件结构层设置于所述第二衬底与所述第一组件结构层之间。所述第一介电层设置于所述第一组件结构层与所述第二组件结构层之间。所述第二介电层设置于所述第二衬底上。所述硅穿孔结构设置于所述第二介电层、所述第二衬底、所述第二组件结构层与所述第一介电层中，且与所述第一组件结构层电性连接。所述连接垫设置于所述第二介电层的表面处，且与所述硅穿孔结构连接。所述第一衬层至少设置于所述硅穿孔结构与所述第二介电层、所述第二衬底以及所述第二组件结构层之间。所述第二衬层设置于所述第一衬层上，且位于所述硅穿孔结构的上部与所述第二介电层以及部分所述第二衬底之间。

在本发明的半导体结构的一实施例中，所述第二衬层自所述第二介电层延伸至与所述第二衬底部分重叠。

在本发明的半导体结构的一实施例中，所述第一衬层延伸至所述第一介电层中。

在本发明的半导体结构的一实施例中，所述第一衬层的材料与所述第二衬层的材料相同。

在本发明的半导体结构的一实施例中，所述第一衬层的材料与所述第二衬层的材料不同。

本发明的半导体结构的制造方法包括以下步骤：提供第一衬底，其中所述第一衬底上已形成有第一组件结构层；提供第二衬底，其中所述第二衬底上已形成有第二组件结构层；通过第一介电层，以所述第一组件结构层与所述第二组件结构层彼此面对的方式接合所述第一衬底与所述第二衬底；于所述第二衬底上形成第二介电层；所述第二介电层、所述第二衬底、所述第二组件结构层与所述第一介电层中形成硅穿孔结构，其中所述硅穿孔结构与所述第一组件结构层电性连接；至少于所述硅穿孔结构与所述第二介电层、所述第二衬底以及所述第二组件结构层之间形成第一衬层；于所述第一衬层上形成第二衬层，其中所述第二衬层位于所述硅穿孔结构的上部与所述第二介电层以及部分所述第二衬底之间；以及于所述第二介电层的表面处形成连接垫，其中所述连接垫与所述硅穿孔结构连接。