[发明专利]一种半导体结构及其制备方法

说明书

本发明涉及一种半导体结构及其制备方法。一种含电容孔的半导体结构，包括电容孔，所述电容孔的蚀刻终止层由至少两层氮化物膜组成；所述两层氮化物膜的密度不同；为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。一种半导体结构的制备方法，包括下列步骤：在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；其中，所述沉积蚀刻终止层的方法为：在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。本发明解决了现有技术因电容孔形貌不佳导致器件不良的问题。

技术领域

本发明涉及半导体制备领域，特别涉及一种半导体结构及其制备方法。

背景技术

在半导体电容器的制备中，电容孔(Capacitor Contact)的形貌优劣对器件质量尤为重要。电容孔是在衬底上已经形成的多叠层上进行蚀刻，随着蚀刻向下深入，孔的关键尺寸越窄，这对器件的电特性非常不利，尤其是最底层的蚀刻终止层(Etching stopper)对电容孔的形貌影响显著，因此如何改善电容孔在底部变窄的问题对提高器件质量非常重要。

发明内容

本发明的第一目的在于提供一种含电容孔的半导体结构，该结构的电容孔具有良好的形貌，解决了现有技术因电容孔形貌不佳导致器件不良的问题。

本发明的第二目的在于提供制备上述半导体结构的方法。

为了实现以上目的，本发明提供了以下技术方案：

一种含电容孔的半导体结构，包括电容孔，

所述电容孔的蚀刻终止层由至少两层氮化物膜组成；

所述两层氮化物膜的密度不同；

为使所述至少两层氮化物膜的密度不同，采用原位沉积方式。

与现有的半导体电容孔结构相比，本发明的电容孔中的蚀刻终止层由多层氮化物膜组成，由于该多层氮化物膜的密度不同，因此所需的蚀刻条件不同(例如蚀刻速率不同)，这样就可以采用不同蚀刻条件分阶段去除终止层，从而可以避免现有技术一次性蚀刻产生孔逐渐变窄的问题，得到形貌均一性更好的孔。通常情况下，蚀刻终止层的阶段数与蚀刻层中氮化物膜的层数相应。

一种半导体结构的制备方法，包括下列步骤：

在半导体衬底上沉积蚀刻终止层，再经过后续工艺形成电容孔；

其中，所述沉积蚀刻终止层的方法为：

在所述半导体衬底上沉积多层氮化物膜，所述多层氮化物膜依次上下层叠，并且所述多层氮化物膜所采用的沉积方法不同。

该方法中，由于沉积方法不同导致多层氮化物膜的密度和物化性质有差异，所需的蚀刻速率就不同，因此需要采用不同蚀刻条件分阶段去除终止层，从而可以避免现有技术一次性蚀刻产生孔逐渐变窄的问题，得到形貌均一性更好的孔。

其中，上述的沉积方法可以是沉积原理不同，也可以是同一沉积原理的不同工艺条件。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。

图1为现有技术形成蚀刻终止层的方法示意图；

图2为图1方法所得叠层经蚀刻后电容孔的局部放大图；

图3为图1方法所得含电容孔半导体结构整体示意图；

图4为图3所示结构形成的电容结构示意图；

图5为本发明形成蚀刻终止层的方法示意图；