[发明专利]半导体结构及其形成方法

说明书

该发明涉及半导体制造技术领域，公开了一种半导体结构及其形成方法。该方法包括：提供半导体衬底，所述半导体衬底表面具有多个间隔排列的导电结构；在所述导电结构的表面形成侧壁介质层后，依次交替沉积形成至少两层支撑层和牺牲层；对所述支撑层和牺牲层进行刻蚀处理，以形成显露出所述导电结构表面的接触孔；在所述接触孔的表面形成一电极层。本发明通过对半导体制造工艺流程的创新与优化，可以改善目前电容连接处的形状，增加接触面积，从而降低电容接触的阻值，以及阻止钨高温扩散导致两个相邻的电容短路，进而提升半导体制造工艺的良品率。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种半导体结构及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。其中，动态随机存取存储器的电容通过其下电极来与电容连接垫(landing pad)电连接并与晶体管的漏极形成存取通路。

随着半导体集成电路器件特征尺寸的不断缩小，对半导体制造技术的要求也在不断提高。现有的电容与电容连接垫的接触地方的电阻较大，如果想通过增大电容柱的横截面积，或者增大电容连接垫的面积，来改善接触电阻的阻值，不仅对现有工艺技术要求极高，非常难控制；还会造成两个相邻的电容短路的风险。因此，如何通过对半导体制造工艺流程的创新与优化，改善现有的电容连接垫结构，可以在不增大电容柱大小的情况下，增加两者的接触面积，降低目前电容跟电容连接垫之间阻值，以及阻止钨高温扩散导致两个相邻的电容短路是目前亟待解决的技术问题。

发明内容

本发明的目的在于提供一种半导体结构及其形成方法，通过对半导体制造工艺流程的创新与优化，能够改善目前电容连接处的形状，增加接触面积，降低电容接触的阻值。

为解决上述技术问题，本发明中提供了一种半导体结构的形成方法，其特征在于：

提供半导体衬底，所述半导体衬底表面具有多个间隔排列的导电结构；

在所述导电结构的表面形成侧壁介质层后，依次交替沉积形成至少两层支撑层和牺牲层；

对所述支撑层和所述牺牲层进行刻蚀处理，以形成显露出所述导电结构表面的接触孔；

在所述接触孔的表面形成电极层。

可选的，在所述导电结构的表面形成侧壁介质层的步骤进一步包括：先在所述导电结构的表面沉积形成介质层，刻蚀以形成所述导电结构的侧壁介质层。

可选的，所述介质层的材料为氮化钛；所述介质层的厚度为20-50纳米。

可选的，所述支撑层和所述牺牲层的材料包括：氧化硅、氮化硅、单晶硅、氮氧化硅。

可选的，所述电极层的材料为氮化钛；所述电极层的厚度为20-50纳米。

可选的，刻蚀去除所述牺牲层。

相应的，本发明的技术方案还提供一种半导体结构，包括：

半导体衬底，所述半导体衬底表面具有多个间隔排列的导电结构，且所述导电结构凸出于所述半导体衬底；

侧壁介质层，所述侧壁介质层形成于所述导电结构的侧壁；

支撑层，所述支撑层形成于所述半导体衬底和所述导电结构的表面；

接触孔，所述接触孔位于所述支撑层表面，且显露出所述导电结构；

电极层，所述电极层形成于所述接触孔和所述导电结构的表面。