[发明专利]集成芯片、集成电路及其形成方法

权利要求书

1.一种集成芯片，包括：

半导体衬底，具有分别在所述半导体衬底的相对侧上的前侧表面及背侧表面，其中所述半导体衬底包括从所述前侧表面延伸到所述背侧表面的第一掺杂沟道区；

第一衬底穿孔，至少由所述第一掺杂沟道区定义；

导电接触件，上覆于所述半导体衬底的所述背侧表面，其中所述导电接触件包括上覆于所述第一衬底穿孔的第一导电层，其中所述第一导电层包括导电材料；以及

上部导电层，位于所述导电接触件之下，其中所述上部导电层的上表面与所述半导体衬底的所述背侧表面对准，且其中所述上部导电层包括所述导电材料的硅化物。

2.根据权利要求1所述的集成芯片，其中所述上部导电层直接接触所述第一导电层且直接接触所述第一掺杂沟道区。

3.根据权利要求1所述的集成芯片，其中所述第一掺杂沟道区横向地包围所述上部导电层且成杯状地罩住所述上部导电层的下表面。

4.根据权利要求1所述的集成芯片，更包括：

内连线结构，沿着所述半导体衬底的所述前侧表面设置，其中所述内连线结构包括多个导电线及多个导通孔，其中所述多个导电线及所述多个导通孔定义到所述第一衬底穿孔的导电路径，其中所述多个导通孔包括在所述第一衬底穿孔的侧壁之间横向隔开且包括所述导电材料的第一导通孔；以及

下部导电层，上覆于所述第一导通孔，其中所述下部导电层的下表面与所述半导体衬底的所述前侧表面对准，且其中所述下部导电层包括所述导电材料的所述硅化物。

5.一种集成电路，包括：

第一集成电路管芯，包括第一半导体衬底及位于所述第一半导体衬底之下的第一内连线结构，其中所述第一内连线结构包括多个第一导电线，其中所述多个第一导电线分别包括第一导电材料；

第二集成电路管芯，位于所述第一集成电路管芯下方，其中所述第二集成电路管芯包括第二半导体衬底及上覆于所述第二半导体衬底的第二内连线结构；以及其中所述第一集成电路管芯及所述第二集成电路管芯在所述第一内连线结构与所述第二内连线结构之间的接合界面处接触；

多个半导体器件，位于所述第二半导体衬底上；

第一衬底穿孔，位于所述第一半导体衬底内且通过所述第一内连线结构电耦合到所述第二内连线结构，其中所述第一衬底穿孔以及所述第一半导体衬底由半导体材料构成；

第一导电接触件，上覆于所述第一半导体衬底，其中所述第一导电接触件包括不同于所述第一导电材料的第二导电材料；以及

第一上部导电层，设置在所述第一导电接触件与所述第一衬底穿孔之间，其中所述第一上部导电层包括分别不同于所述第一导电材料及所述第二导电材料的第三导电材料。

6.根据权利要求5所述的集成电路，其中所述第一衬底穿孔包括被外部区包围的内部区，其中所述内部区包括第一掺杂类型且所述外部区包括与所述第一掺杂类型相反的第二掺杂类型，其中所述第一导电接触件横向地设置在所述内部区的相对侧壁之间。

7.根据权利要求5所述的集成电路，更包括：

像素集成电路管芯，上覆于所述第一集成电路管芯，其中所述像素集成电路管芯包括像素衬底以及沿着所述像素衬底的前侧表面设置的上部内连线结构；

多个光检测器，设置在所述像素衬底内，其中所述多个光检测器包括第一掺杂类型；以及

其中所述第一衬底穿孔包括掺杂沟道区，其中所述掺杂沟道区从所述第一半导体衬底的底部表面延伸到所述第一半导体衬底的顶部表面，且其中所述掺杂沟道区包括所述第一掺杂类型。