[发明专利]半导体结构及制备方法有效
申请号: | 202010280443.6 | 申请日: | 2020-04-10 |
公开(公告)号: | CN111564441B | 公开(公告)日: | 2023-04-18 |
发明(设计)人: | 崔锺武;金成基;高建峰;刘卫兵;孔真真 | 申请(专利权)人: | 中国科学院微电子研究所;真芯(北京)半导体有限责任公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 佟林松 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制备 方法 | ||
1.一种半导体结构,其特征在于,包括:
半导体衬底,于所述半导体衬底内设置沟槽;
埋入式栅堆叠,所述埋入式栅堆叠填充所述沟槽的下部;
所述埋入式栅堆叠具有朝所述沟槽底部方向凹陷的顶表面;
所述埋入式栅堆叠包括:
栅极氧化层,设置在所述沟槽中,并覆盖所述沟槽的底壁和侧壁;
下栅极,覆盖所述栅极氧化层的底壁和侧壁下部;
上栅极,设置在所述下栅极上以填充所述沟槽的一部分;
所述上栅极具有朝所述沟槽底部方向凹陷的顶表面;
所述半导体结构还包括:
侧壁层,所述侧壁层设置于所述上栅极上,并覆盖所述沟槽上部的两个相对侧壁。
2.根据权利要求1所述的半导体结构,其特征在于,所述埋入式栅堆叠的顶表面的截面呈U形或V形。
3.根据权利要求1所述的半导体结构,其特征在于,所述下栅极包括:
栅金属层;
功函数层,所述功函数层位于所述栅金属层的下方,并包覆所述栅金属层的底壁和侧壁,且覆盖所述栅极氧化层的底壁和侧壁下部。
4.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:
第一介质层,所述第一介质层填充所述上栅极的凹陷处,且所述第一介质层的顶表面与所述上栅极的顶表面平齐。
5.根据权利要求1所述的半导体结构,其特征在于,所述侧壁层横向延伸至所述半导体衬底的表面。
6.根据权利要求5所述的半导体结构,其特征在于,所述半导体结构还包括:
第二介质层,所述第二介质层填充于相邻的两个所述侧壁层之间,且横向延伸至所述侧壁层的表面。
7.根据权利要求1-6任一项所述的半导体结构,其特征在于,所述上栅极的材料选自多晶硅、金属氮化物以及金属碳化物中的任一种。
8.根据权利要求7所述的半导体结构,其特征在于,所述上栅极的材料选自多晶硅,所述多晶硅为N型掺杂多晶硅。
9.根据权利要求8所述的半导体结构,其特征在于,所述上栅极的高度为
10.一种半导体结构的制备方法,其特征在于,包括以下步骤:
提供一半导体衬底;
在半导体衬底中形成沟槽;
在所述沟槽的下部形成埋入式栅堆叠,
所述埋入式栅堆叠具有朝所述沟槽底部方向凹陷的顶表面;
所述埋入式栅堆叠包括栅极氧化层、下栅极以及上栅极,其中,所述上栅极具有朝所述沟槽底部方向凹陷的顶表面,形成所述埋入式栅堆叠的步骤包括:
于所述沟槽的底壁和侧壁上形成栅极氧化层;
于所述栅极氧化层的底壁和侧壁下部形成下栅极,使得所述下栅极覆盖所述栅极氧化层的底壁和侧壁下部;
于所述下栅极之上形成上栅极以填充所述沟槽的一部分;
还包括以下步骤:于所述上栅极的凹陷处形成第一介质层;
形成第一介质层的步骤包括:
于所述沟槽未填满部分的两相对侧壁、下栅极的顶表面上以及所述半导体衬底的表面上形成多晶硅层,所述多晶硅层具有一开口;
于整个所述多晶硅层上形成第一介质层,且所述第一介质层填满所述开口;
将所述第一介质层上部去除;
在去除第一介质层的步骤之后,进一步包括:
氧化位于剩余的所述第一介质层之上的多晶硅层形成侧壁层,多晶硅层的下部形成上栅极;
在所述侧壁层上沉积第二介质层。
11.根据权利要求10所述的半导体结构的制备方法,其特征在于,所述上栅极的材料选自N型掺杂多晶硅,掺杂离子的浓度是5E19/cm3-5E21/cm3,所述上栅极的厚度是
12.根据权利要求11所述的半导体结构的制备方法,其特征在于,形成所述上栅极的工艺为蒸镀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯(北京)半导体有限责任公司,未经中国科学院微电子研究所;真芯(北京)半导体有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010280443.6/1.html,转载请声明来源钻瓜专利网。