[发明专利]列控制电路及包括列控制电路的半导体器件

权利要求书

1.一种列控制电路包括：

列控制信号生成电路，被配置成当列访问阻止信号被去激活时，激活输入/输出选通信号，并且被配置成当所述列访问阻止信号被激活时，将所述输入/输出选通信号去激活；以及

列访问阻止信号生成电路，被配置成当无间隙读取命令被输入时，激活所述列访问阻止信号，并且被配置成在与所述无间隙读取命令之中的第N读取命令相对应的时段期间，将所述列访问阻止信号去激活，

其中，N是不小于2的整数。

2.如权利要求1所述的列控制电路，其中，所述无间隙读取命令与基于同一地址信号被连续输入至少两次的读取命令相对应。

3.如权利要求1所述的列控制电路，其中，所述列控制信号生成电路包括：

输入/输出选通信号生成电路，被配置成基于列访问选通信号和所述列访问阻止信号来生成所述输入/输出选通信号；以及

列选择信号生成电路，被配置成基于所述列访问选通信号、所述列访问阻止信号和地址信号来生成列选择信号。

4.如权利要求1所述的列控制电路，其中，所述列访问阻止信号生成电路包括：

地址比较电路，被配置成将在先的地址信号与当前的地址信号进行比较以生成比较信号；

连续读取识别电路，被配置成基于时钟信号来锁存外部读取命令以生成内部读取命令，并且基于所述内部读取命令来生成连续读取识别信号；

掩蔽信号生成电路，被配置成对所述内部读取命令进行计数以生成计数信号，并且对所述计数信号进行组合以生成掩蔽信号；以及

信号组合电路，被配置成将所述比较信号、所述连续读取识别信号和所述掩蔽信号彼此组合以生成所述列访问阻止信号。

5.如权利要求4所述的列控制电路，其中，所述地址比较电路包括：

触发器，被配置成基于所述外部读取命令来锁存地址信号；以及

比较电路，被配置成将所述地址信号与来自所述触发器的输出信号进行比较以生成所述比较信号。

6.如权利要求4所述的列控制电路，其中，所述连续读取识别电路包括：

触发器，被配置成基于所述时钟信号来锁存所述外部读取命令以生成所述内部读取命令；

延迟器，被配置成通过使所述内部读取命令延迟来生成延迟内部读取命令；以及

锁存器，被配置成基于所述延迟内部读取命令来设定所述连续读取识别信号。

7.如权利要求6所述的列控制电路，其中，所述锁存器被配置成基于所述延迟内部读取命令以及通过对写入标志信号和上电信号的OR运算而获得的结果的输出来重置所述连续读取识别信号。

8.如权利要求4所述的列控制电路，其中，所述掩蔽信号生成电路被配置成对所述内部读取命令进行计数以生成所述计数信号，并且输出通过对所述计数信号的比特位的AND运算而获得的结果作为所述掩蔽信号。

9.一种半导体器件，包括：

存储单元阵列区域，被配置成基于列选择信号来输出数据；

数据总线感测放大器，被配置成基于输入/输出选通信号来将从所述存储单元阵列区域输出的数据传送到全局数据线；以及

列控制电路，被配置成当无间隙读取命令被输入时，将所述输入/输出选通信号去激活，并且在与所述无间隙读取命令之中的第N读取命令相对应的时段期间，激活所述输入/输出选通信号，

其中，N是不小于2的整数。

10.如权利要求9所述的半导体器件，还包括：全局数据线锁存器，被配置成锁存所述全局数据线的数据电平。

11.如权利要求10所述的半导体器件，其中，当所述无间隙读取命令被输入时，从所述半导体器件输出来自所述全局数据线锁存器的输出。