[发明专利]列控制电路及包括列控制电路的半导体器件

说明书

本申请公开了一种列控制电路及包括列控制电路的半导体器件。一种列控制电路可以包括列控制信号生成电路和列访问阻止信号生成电路。列控制信号生成电路被配置成当列访问阻止信号被去激活时，激活输入/输出选通信号。列控制信号生成电路被配置成当列访问阻止信号被激活时，将输入/输出选通信号去激活。列访问阻止信号生成电路被配置成当无间隙读取命令被输入时，激活列访问阻止信号。列访问阻止信号生成电路可以在与无间隙读取命令之中的第N读取命令相对应的时段期间，将列访问阻止信号去激活。N是不小于2的整数。

相关申请的交叉引用

本申请要求于2019年9月5日向韩国知识产权局提交的申请号为10-2019-0109925的韩国专利申请的优先权，其整体内容通过引用合并于此。

技术领域

各实施方式总体上涉及半导体电路，更具体地，涉及列控制电路和包括列控制电路的半导体器件。

背景技术

例如图形存储器的半导体电路可以支持针对同一地址的连续读取操作(在下文中，称为无间隙(gap-less)读取操作)以便提高图形存储器的性能。

可以支持无间隙读取操作的tCCD(列到列延迟)2CLK。即，可以支持针对同一地址具有2CLK间隔的连续读取操作。

然而，针对同一地址的连续读取操作可能没有足够的时间进行显现和电荷共享。因此，位线和取反位线的数据电平可能被改变。

发明内容

在本公开的示例性实施方式中，一种列控制电路可以包括列控制信号生成电路和列访问阻止信号生成电路。列控制信号生成电路可以被配置成当列访问阻止信号被去激活时，激活输入/输出选通信号。列控制信号生成电路可以被配置成当列访问阻止信号被激活时，将输入/输出选通信号去激活。列访问阻止信号生成电路可以被配置成当无间隙读取命令被输入时，激活列访问阻止信号。列访问阻止信号生成电路可以被配置成在与无间隙读取命令之中的第N读取命令相对应的时段期间，将列访问阻止信号去激活。N是不小于2的整数。

在本公开的示例性实施方式中，一种半导体器件可以包括存储单元阵列区域、数据总线感测放大器和列控制电路。存储单元阵列区域可以被配置成基于列选择信号来输出数据。数据总线感测放大器可以被配置成基于输入/输出选通信号来将从存储单元阵列区域输出的数据传送到全局数据线。当无间隙读取命令被输入时，列控制电路可以将输入/输出选通信号去激活。列控制电路可以在与无间隙读取命令之中的第N读取命令相对应的时段期间激活输入/输出选通信号。N是不小于2的整数。

附图说明

根据下面结合附图进行的详细描述，将更清楚地理解本公开的主题的以上和其他方面、特征和优点。

图1是示出基于示例性实施方式的半导体器件的视图；

图2是示出图1中的存储单元阵列区域的视图；

图3是示出基于示例性实施方式的列控制电路的视图；

图4是示出图3中的比较电路的视图；

图5是示出图3中的列控制信号生成电路的视图；

图6是示出基于示例性实施方式的列访问操作的时序图；

图7是示出基于示例性实施方式的列控制电路的视图；以及

图8是示出基于示例性实施方式的列访问操作的时序图。

具体实施方式

将参考附图更详细地描述本发明的各实施方式。附图是各实施方式(和中间结构)的示意性图示。因此，可以预见到因例如制造技术和/或公差导致的相对于图示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于本文中所示出的特定配置和形状，而是可以包括不偏离如所附权利要求所限定的本发明的精神和范围的配置和形状上的偏差。