[发明专利]基于块浮点的FBLMS算法的FPGA实现装置及方法

权利要求书

1.一种基于块浮点的FBLMS算法的FPGA实现装置，其特征在于，该装置包括输入缓存变换模块、滤波模块、误差计算与输出缓存模块、权值调整计算模块、权值更新存储模块；

所述输入缓存变换模块包括RAM1、RAM2、RAM3、重组模块、转换模块1、FFT变换模块1、RAM4，所述RAM1、RAM2、RAM3通过循环缓存的方法将所述输入的时域参考信号分为长度为N的数据块，所述重组模块依据重叠保留法对所述长度为N的数据块进行重组，获得块长为L点的输入参考信号，其中，L＝N+M-1，M为滤波器阶数，所述转换模块1用于将所述块长为L点的输入参考信号由定点制转换为块浮点制，并发送至所述FFT变换模块1，所述FFT变换模块1用于对所述转换模块1发送的数据进行FFT变换，获得块浮点制的频域参考信号，所述RAM4用于缓存所述块浮点制的频域参考信号的尾数；

所述滤波模块，配置为将所述块浮点制的频域参考信号与所述权值更新存储模块发送的频域块权值复乘，并根据分块复乘结果中的最大绝对值判定有效位后进行动态截位，获得滤波后的频域参考信号，将所述滤波后的频域参考信号发送至所述误差计算与输出缓存模块；

所述误差计算及输出缓存模块，配置为对所述滤波后的频域参考信号进行IFFT变换；还配置为对输入的目标信号进行乒乓缓存，并将缓存后的目标信号转换为块浮点制；还配置为对转换为块浮点制的目标信号与IFFT变换后的参考信号求差，获得误差信号；还配置为将所述误差信号分为相同的两路，一路发送至所述权值调整计算模块，另一路转换为定点制后通过循环缓存的方法获取持续输出的对消结果信号；

所述权值调整计算模块基于所述块浮点制的频域参考信号以及所述误差信号，获取块浮点制的频域块权值调整量；

所述权值更新存储模块将所述块浮点制的频域块权值调整量转为扩展位宽定点制后按块更新并进行存储；还用于进行更新后的频域块权值的动态截位后转换为块浮点制，并发送至所述滤波模块。

2.根据权利要求1所述的基于块浮点的FBLMS算法的FPGA实现装置，其特征在于，“依据重叠保留法对输入的时域参考信号进行分块缓存重组”，其方法为：

步骤F10，依次将输入的时域参考信号中的K个数据存储到RAM1的末尾；其中，K＝M-1，M为滤波器阶数；

步骤F20，依次将K个数据之后的第一批N个数据存储到RAM2中；

步骤F30，依次将第一批N个数据之后的第二批N个数据存储到RAM3中，同时将RAM1中末尾的K个数据以及RAM2中的N个数据作为块长为L点的输入参考信号；L＝K+N；

步骤F40，依次将第二批N个数据之后的第三批N个数据存储到RAM1中，同时将RAM2中末尾的K个数据以及RAM3中的N个数据作为块长为L点的输入参考信号；

步骤F50，依次将第三批N个数据之后的第四批N个数据存储到RAM2中，同时将RAM3中末尾的K个数据以及RAM1中的N个数据作为块长为L点的输入参考信号；

步骤F60，跳转步骤F30并循环执行步骤F30-步骤F60直至输入的时域参考信号数据处理完毕。

3.根据权利要求1所述的基于块浮点的FBLMS算法的FPGA实现装置，其特征在于，所述滤波模块包括复乘模块1、RAM5、动态截位模块1；

所述复乘模块1将所述块浮点制的频域参考信号与所述权值更新存储模块发送的频域块权值进行复乘；

所述RAM5用于缓存复乘运算后数据的尾数；

所述动态截位模块1根据分块复乘结果中的最大绝对值判定数据有效位后进行动态截位，获得滤波后的频域参考信号。

4.根据权利要求3所述的基于块浮点的FBLMS算法的FPGA实现装置，其特征在于，“根据分块复乘结果中的最大绝对值判定有效位后进行动态截位”，其方法为：

步骤G10，获取本块复乘结果中最大绝对值的数据；

步骤G20，从所述最大绝对值的数据的最高位开始检测，寻找第一个不为0的比特位；

步骤G30，所述第一个不为0的比特位为第一个有效数据位，第一个有效数据位后的第一位为符号位；

步骤G40，以所述符号位为截取开始位置进行尾数数据截取并调整块指数，获得滤波后的频域参考信号。