[发明专利]一种应用于SAR ADC的高能效全动态比较器

权利要求书

1.一种应用于SAR ADC的高能效全动态比较器，其特征在于：包括预放大电路、锁存电路和预放大级控制电路，所述预放大电路包括依次连接的由预放大级控制电路控制的尾电流管、三级级联的预放大输入对管、由外部输入的比较完成信号控制的CMOS传输门和由时钟信号控制的复位电路；所述锁存电路包括由两个与非门构成的正反馈锁存器；所述预放大级控制电路包括预放大级尾电流管控制电路、预放大级输出节点置位电路；

所述预放大电路在比较阶段进行对输入信号的放大；所述锁存电路对预放大电路的输出结果进行正反馈锁存，得出比较结果；得出比较结果后，外部输入的比较完成信号将预放大电路中的CMOS传输门关断，所述预放大级控制电路将预放大电路中的尾电流管关断，并根据比较结果对预放大电路输出节点进行高电平或低电平置位，保证锁存电路对比较结果的保持；

所述外部输入的比较完成信号包括外部输入的第一比较完成信号和比较完成信号，所述外部输入的第一比较完成信号由所述比较器的输出信号经过一个异或门形成，所述外部输入的第二比较完成信号由所述外部输入的第一比较完成信号经过一个反相器形成；

所述预放大电路中：尾电流管为第一MOS管，三级级联的预放大输入对管包括第二至第七MOS管，CMOS传输门包括第八至第十一MOS管，复位电路包括第十二至第十七MOS管，其中第一至第八MOS管、第十一MOS管为PMOS管，第九和第十MOS管、第十二至十七MOS管为NMOS管；

第一MOS管的栅极接预放大级控制电路的输出节点，第一MOS管的源极接电源，第一MOS管的漏极分别连接第二MOS管的源极和第三MOS管的源极；第二MOS管的栅极接第一差分输入信号，第二MOS管的漏极与第四MOS管的源极的连接点和第十四MOS管的漏极相连；第三MOS管的栅极接第二差分输入信号，第三MOS管的漏极与第五MOS管的源极的连接点和第十五MOS管的漏极相连；第四MOS管的栅极接第一差分输入信号，第四MOS管的漏极与第六MOS管的源极的连接点和第十三MOS管的漏极相连；第五MOS管的栅极接第二差分输入信号，第五MOS管的漏极与第七MOS管的源极的连接点和第十六MOS管的漏极相连；第六MOS管的栅极接第一差分输入信号，第六MOS管的漏极分别连接第八MOS管的源极和第九MOS管的源极；第七MOS管的栅极接第二差分输入信号，第七MOS管的漏极分别连接第十MOS管的源极和第十一MOS管的源极；第八MOS管的栅极接外部输入的第一比较完成信号，第八MOS管的漏极分别连接第九MOS管的漏极和第十二MOS管的漏极，其连接点作为预放大电路的第一输出节点；第九MOS管的栅极接外部输入的第二比较完成信号；第十MOS管的栅极接外部输入的第二比较完成信号；第十MOS管的漏极分别连接第十一MOS管的漏极和第十七MOS管的漏极，其连接点作为预放大电路的第二输出节点；第十一MOS管的栅极接外部输入的第一比较完成信号；第十二MOS管的栅极接时钟信号；第十二MOS管的源极接地；第十三MOS管的栅极接时钟信号；第十三MOS管的源极接地；第十四MOS管的栅极接时钟信号；第十四MOS管的源极接地；第十五MOS管的栅极接时钟信号；第十五MOS管的源极接地；第十六MOS管的栅极接时钟信号；第十六MOS管的源极接地；第十七MOS管的栅极接时钟信号；第十七MOS管的源极接地；

所述预放大级控制电路中：预放大级尾电流管控制电路包括第二十六至第二十八MOS管，预放大级输出节点置位电路包括第二十九至第三十八MOS管，其中第二十六、二十七、二十九至三十一、三十四至三十六MOS管为PMOS管，第二十八、三十二、三十三、三十七和三十八MOS管为NMOS管；

第二十六MOS管的栅极接外部输入的第二比较完成信号；第二十六MOS管的源极接电源；第二十六MOS管的漏极分别连接第二十七MOS管的源极和第二十八MOS管的源极，其连接点作为预放大级控制电路的输出节点；第二十七MOS管的栅极接外部输入的第一比较完成信号；第二十七MOS管的漏极接时钟信号；第二十八MOS管的栅极接外部输入的第二比较完成信号；第二十八MOS管的漏极接时钟信号；第二十九MOS管的栅极接时钟信号；第二十九MOS管的源极接电源；第二十九MOS管的漏极接第三十MOS管的源极；第三十MOS管的栅极接比较器的第一输出端；第三十MOS管的漏极接第三十一MOS管的源极；第三十一MOS管的栅极接外部输入的第二比较完成信号；第三十一MOS管的漏极与第三十二MOS管的漏极的连接点和预放大电路的第一输出节点连接；第三十二MOS管的栅极接外部输入的第一比较完成信号；第三十二MOS管的源极接第三十三MOS管的漏极；第三十三MOS管的栅极接比较器的第一输出端；第三十三MOS管的源极接地；第三十四MOS管的栅极接时钟信号；第三十四MOS管的源极接电源；第三十四MOS管的漏极接第三十五MOS管的源极；第三十五MOS管的栅极接比较器的第二输出端；第三十五MOS管的漏极接第三十六MOS管的源极；第三十六MOS管的栅极接外部输入的第二比较完成信号；第三十六MOS管的漏极与第三十七MOS管的漏极的连接点和预放大电路的第二输出节点连接；第三十七MOS管的栅极接外部输入的第一比较完成信号；第三十七MOS管的源极接第三十八MOS管的漏极；第三十八MOS管的栅极接比较器的第二输出端；第三十八MOS管的源极接地。

2.根据权利要求1所述的一种应用于SAR ADC的高能效全动态比较器，其特征在于：所述锁存电路包括组成两个与非门的第十八至第二十五MOS管，其中第二十、二十一、二十四和二十五MOS管为PMOS管，第十八、十九、二十二和二十三MOS管为NMOS管；

第十八MOS管的栅极与第二十四MOS管的栅极的连接点和预放大电路的第一输出节点连接；第十八MOS管的源极接第二十二MOS管的漏极；第十八MOS管的漏极分别连接第二十MOS管的漏极、第二十一MOS管的栅极、第二十三MOS管的栅极和第二十四MOS管的漏极，其连接点作为比较器的第一输出端；第十九MOS管的栅极与第二十五MOS管的栅极的连接点和预放大电路的第二输出节点连接；第十九MOS管的源极接第二十三MOS管的漏极；第十九MOS管的漏极分别连接第二十一MOS管的漏极、第二十MOS管的栅极、第二十二MOS管的栅极和第二十五MOS管的漏极，其连接点作为比较器的第二输出端；第二十MOS管的源极接电源；第二十一MOS管的源极接电源；第二十二MOS管的源极接地；第二十三MOS管的源极接地；第二十四MOS管的源极接电源；第二十五MOS管的源极接电源。