[发明专利]一种应用于SAR ADC的高能效全动态比较器

说明书

本发明公开了一种应用于SAR ADC的高能效全动态比较器，包括输入管三级级联的预放大电路、锁存电路和预放大级控制电路。预放大级控制电路在锁存电路输出比较结果之后将预放大电路中的尾电流管关断，同时根据比较结果对预放大电路输出节点进行高电平或低电平置位，避免了预放大电路在比较完成之后不必要的放大操作，同时保持了锁存结果，在不影响比较器性能的前提下进一步降低了比较器的功耗。此外，预放大电路级联放大的特点提高了预放大增益，同时降低了预放大级和锁存级在输入端的等效噪声；采用单相时钟信号对电路进行控制，降低了时钟负载；所有工作阶段中电路均无静态功耗。

技术领域

本发明涉及数模混合集成电路设计领域，特别是涉及一种适用于SAR ADC的高能效全动态比较器设计。

背景技术

近年来，随着超大规模集成电路、无线通信及物联网技术的发展，无线传感器网络得到了广泛应用，如生物医疗系统、环境监测、移动设备和可穿戴设备等。在这些应用场合下，无线传感器采集到的外界信号需要经过模数转换器转化为数字信号。无线传感器网络节点一般由小型电池或能量收集系统进行供电，为了延长设备的工作时间，对ADC进行低功耗的设计很有意义。SAR ADC因其无运放结构的天然优势在低功耗设计中应用广泛。比较器是SAR ADC中的一个关键模块，在保证比较器工作性能的同时降低其功耗可以有效降低SARADC的整体功耗。

在低功耗SAR ADC中广泛应用的比较器是传统两级全动态比较器，包括预放大级和锁存级，但这种传统结构利用增大预放大级输出节点的电容负载降低比较器噪声，每将输入参考噪声电压降低一半需要以四倍功耗为代价。文献Sung-En Hsieh,Chih-ChengHsieh.A 0.44-fJ/Conversion-Step 11-Bit 600-kS/s SAR ADC With Semi-Resting DAC[J].IEEE Journal of Solid-State Circuits,2018,53(9): 2595-2603.采用的级联输入比较器是一种高能效全动态比较器结构，在预放大级通过级联输入管进行放大，提高了预放大级的增益，同时降低了预放大级和锁存级在输入端的等效噪声，在相同的噪声性能下可以达到比传统结构更低的功耗。但对于SAR ADC中使用的比较器，比较完成后比较器不会立即复位，这一点在同步SAR ADC中尤为严重。在级联输入比较器中，多数情况下当锁存级输出比较结果时预放大级并未完成满摆幅充放电，尤其是预放大级输出节点电压的变化可能与满摆幅相差很大，在比较结果已产生之后预放大级的继续工作会造成不必要的功耗。因此，在此基础上继续进行高能效全动态比较器的研究具有重要意义。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种适用于SAR ADC的高能效全动态比较器，解决级联输入比较器中预放大级在锁存级输出比较结果之后仍继续进行不必要的工作的问题，进一步降低比较器产生的功耗。

本发明具体采用以下技术方案解决上述技术问题：

一种适用于SAR ADC的高能效全动态比较器，包括预放大电路、锁存电路和预放大级控制电路，所述预放大电路包括依次连接的由预放大级控制电路控制的尾电流管、三级级联的预放大输入对管、由外部输入的比较完成信号控制的CMOS传输门和由时钟信号控制的复位电路；所述锁存电路包括由两个与非门构成的正反馈锁存器；所述预放大级控制电路包括预放大级尾电流管控制电路、预放大级输出节点置位电路；

所述预放大电路在比较阶段进行对输入信号的放大；所述锁存电路对预放大电路的输出结果进行正反馈锁存，得出比较结果；得出比较结果后，外部输入的比较完成信号将预放大电路中的CMOS传输门关断，所述预放大级控制电路将预放大电路中的尾电流管关断，并根据比较结果对预放大电路输出节点进行高电平或低电平置位，保证锁存电路对比较结果的保持。