[发明专利]三维存储器及其制备方法

说明书

本申请提供一种三维存储器及其制备方法。所述三维存储器包括：形成于衬底上的若干间隔排布的存储单元区；形成于衬底上且位于各存储单元区周围的台阶区；形成于相邻的台阶区之间的虚拟堆叠结构；以及，填充在相邻的台阶区和虚拟堆叠结构之间的填充材料层，其中，填充材料层覆盖相邻的台阶区和虚拟堆叠结构以及相邻的台阶区和虚拟堆叠结构之间的衬底。本申请的三维存储器解决了现有技术中由于存储单元区边界被挤压变形而造成对准偏移，从而导致上下层的沟道孔难以对准，影响三维存储器的电学性能，使得三维存储器的良率降低的问题。

技术领域

本申请涉及半导体技术领域，具体涉及一种三维存储器及其制备方法。

背景技术

三维(3D)存储器包括3D NOR(或非)存储器和3D NAND(3D与非)存储器。与3D NOR存储器相比，3D NAND存储器中的写入速度快，擦除操作简单，并且体积小、容量大，单位面积存储密度高，从而能够实现更小的存储单元以达到更高的存储密度。因此，采用NAND结构的三维存储器获得了广泛的应用。

随着3D NAND技术的发展，需要更深的沟道孔(Channel hole，CH)刻蚀。通过两次堆叠工艺形成CH的刻蚀工艺非常适合刻蚀负载平衡。但是，上层CH和下层CH的对准(Overlay)逐渐成为三维存储器存储性能的关键因素。而在三维存储器的制备中，主要是通过在衬底上形成堆叠结构，接着沿衬底平面方向上将堆叠结构划分为若干间隔排列的存储单元区，然后在存储单元区的周围形成台阶区，以及在相邻的存储单元区和台阶区之间形成填充材料层。而由于工艺原因，填充材料层在后续的高温退火工艺中极易发生变形，从而对存储单元区的边界造成挤压。此外，由于存储单元区的顶部图案为大尺寸块状区域(Giant Block，GB)，在光刻工艺中经常作为对准标记物使用；一旦存储单元区边界被挤压变形，将直接造成对准偏移，从而导致上下层的CH难以对准，影响三维存储器的电学性能，使得三维存储器的良率降低。

发明内容

鉴于此，本申请提供了一种三维存储器及其制备方法，以解决现有技术中由于存储单元区边界被挤压变形而造成对准偏移，从而导致上下层的沟道孔难以对准，影响三维存储器的电学性能，使得三维存储器的良率降低的问题。

第一方面，本申请提供一种三维存储器，包括：

形成于衬底上的若干间隔排布的存储单元区；

形成于所述衬底上且位于各存储单元区周围的台阶区；

形成于相邻的所述台阶区之间的虚拟堆叠结构；以及，

填充在相邻的所述台阶区和所述虚拟堆叠结构之间的填充材料层，其中，所述填充材料层覆盖相邻的所述台阶区和所述虚拟堆叠结构以及相邻的所述台阶区和所述虚拟堆叠结构之间的衬底。

一种可能的实施方式中，所述虚拟堆叠结构的中心线与相邻的所述存储单元区的中心线的连线的中点重合。

一种可能的实施方式中，所述虚拟堆叠结构的顶面与所述填充材料层的顶面共面。

一种可能的实施方式中，所述虚拟堆叠结构包括虚拟存储单元区和位于所述虚拟存储单元区周围的虚拟台阶区，所述虚拟台阶区的至少一侧形成虚拟台阶结构。

一种可能的实施方式中，所述存储单元区设有多个贯穿所述存储单元区的存储沟道结构，所述台阶区设有多个贯穿所述台阶区的虚拟沟道结构。

一种可能的实施方式中，所述虚拟堆叠结构设有多个贯穿所述虚拟堆叠结构的虚拟沟道孔，多个所述虚拟沟道孔间隔分布于所述虚拟存储单元区和所述虚拟台阶区。

一种可能的实施方式中，所述虚拟堆叠结构包括第一虚拟堆叠结构和第二虚拟堆叠结构，所述第一虚拟堆叠结构设于所述衬底的表面，所述第二虚拟堆叠结构设于所述第一虚拟堆叠结构背离所述衬底的表面；