[发明专利]电容器、半导体器件、电子设备及其制造方法

说明书

本申请涉及一种电容器结构及半导体器件，包括半导体基底；位于半导体基底上的多个电容器，所述电容器包括下电极、介电层和上电极；所述下电极具有侧壁、封闭的底部和开放的顶部，所述介电层包括位于所述下电极侧壁和底壁上的第一介电层，所述上电极包括位于所述第一介电层内侧的第一上电极，所述下电极、第一介电层和第一上电极构成第一电容；位于所述下电极顶部和所述第一介电层顶部之上的支撑物。本申请中的制造方法得到的圆筒形电容器及半导体器件，能够在保证深宽比的同时，有效改善制造方法中发生的下电极的倾斜和塌陷的问题。

技术领域

本申请涉及电容器及其制造方法，还涉及包括该电容器的半导体器件、电子设备及其制造方法；尤其是一种圆筒形电容器，及包括该电容器的半导体器件、电子设备及它们的制造方法。

背景技术

近年来，由于半导体用户要求半导体器件具有低功耗、高存储容量和高速特性，半导体制造商对高集成度、高速率的半导体器件的研究越来越多。特别是动态随机存取存储器(Dynamic Random Access Memory,DRAM)因其具有自由的数据输入输出能力和大的存储容量，被广泛用作半导体存储单元。

然而，为了快速提高存储器的集成度和可扩展性，半导体器件的集成密度被不断增加，半导体器件的设计尺寸标准也随之不断减小。例如通常，DRAM是单元的集合，而每个单元有一个MOS(Metal Oxide Semiconductor)晶体管和一个存储电容。随着集成度的增加，半导体芯片的尺寸减小，电容器的尺寸也必然减小，而电容器尺寸的减小会使得电极之间的间距逐渐减小进而相应地减小电容器的电容，从而减小电容器的电荷存储容量。但是，即使出于半导体存储器的集成度增加的考虑，也必须要使得电容器具有足够的电容，以确保半导体存储器装置的平稳运行和性能。

其中，电容器的电容取决于介电层的厚度、介电常数以及上电极(TE，TopElectrode)和下电极(BE，Bottom Electrode)之间的接触面积。相应的，为了解决上述缩小设计尺寸和提高存储电容之间的矛盾，包括增大存储电极(电容器下电极)的表面积、减小介电层的厚度以及使用具有高介电常数(High-k)的介电层，都是增加电容器电容的方法。

在这些方法中，扩大存储电极的表面积(包括最大化圆筒形电容器的高度)是最常用的。具体的，具有单圆筒形存储(OCS，One Cylinder Storage)结构的电容器，在这种结构中，通过增加垂直面积，同时减少半导体存储单元中电容器占用的水平面积，可以增加电容器的总有效面积，从而增加存储电容。

如图1所示，现有工艺中常用以下方法制造圆筒形电容器：

首先，参见图1a，可以在半导体衬底(未图示)的上表面上形成层间绝缘层102，随后在层间绝缘层上形成存储节点焊垫104，随后在层间绝缘层102和存储节点焊垫104的表面形成刻蚀停止层106，随后再在刻蚀停止层106表面形成模氧化层106；

接着，参见图1b，使用传统的光刻工艺，并利用硬掩模层(未图示)，在模氧化物层108的上表面上形成光致抗蚀剂图案，从而形成沟槽110，使与存储节点焊垫104相应的下电极的预定区域暴露出来，随后去除硬掩模层；

接着，参见图1c，将导电材料沉积在图案化的模氧化物层108和沟槽110的表面以形成下电极层112；

接着，参见图1d，采用牺牲氧化物114进行覆盖填充，并随后进行平面化处理，以使得模氧化物层108和下电极层112的顶面露出；

接着，参见图1e，刻蚀去除模氧化物层108和牺牲氧化物114得到了下电极112；

接着，在下电极表面沉积介电层和上电极以最终形成圆筒形电容器(未图示)。