[发明专利]半导体装置封装和其制造方法

说明书

一种半导体装置封装包含低密度衬底和高密度衬底。所述高密度衬底附接到所述低密度衬底。所述高密度衬底具有第一互连层以及安置在所述第一互连层上方的第二互连层。所述第一互连层的厚度不同于所述第二互连层的厚度。

技术领域

本公开大体上涉及一种半导体装置封装，且涉及一种具有互连结构的半导体装置封装。

背景技术

电子封装倾向于紧凑的/薄的封装构形和高可靠性。用于前述电子封装的封装技术包含倒装芯片球栅阵列(FCBGA)和扇出晶片级封装(扇出封装)等等。相比于扇出封装，FCBGA拥有较低传导损耗(且因此拥有较高可靠性)但较厚(例如比1800微米(μm)厚)，且其线/间隔(L/S)宽度较大(例如L/S宽度等于或大于25μm/25μm)。另一方面，扇出封装较薄(例如比600微米(μm)薄)，且可拥有高密度细间距连接(例如L/S宽度等于或小于5μm/5μm)以容纳更多I/O引脚。然而，厚度相对较薄的细线可能会造成较高传导损耗(例如插入损耗)，这可能导致信号失真且产生可靠性问题。

发明内容

在一或多个实施例中，一种半导体装置封装包含低密度衬底和高密度衬底。所述高密度衬底附接到所述低密度衬底。所述高密度衬底具有第一互连层以及安置在所述第一互连层上方的第二互连层。所述第一互连层的厚度不同于所述第二互连层的厚度。

在一或多个实施例中，一种半导体装置封装包含低密度衬底以及附接到所述低密度衬底的高密度衬底。所述高密度衬底包含第一电介质层、第一互连层、第二电介质层和第二互连层。所述第一互连层安置在所述第一电介质层上。所述第二电介质层安置在所述第一电介质层上且覆盖所述第一互连层。所述第二互连层安置在所述第二电介质层上。所述第一电介质层的厚度不同于所述第二互连层的厚度。

在一或多个实施例中，一种半导体装置封装包含低密度衬底以及通过粘着剂层附接到所述低密度衬底的高密度衬底。所述高密度衬底包含第一电介质层、第一互连层、第二电介质层和第二互连层。所述第一互连层安置在所述第一电介质层上。所述第二电介质层安置在所述第一电介质层上且覆盖所述第一互连层。所述第二互连层安置在所述第二电介质层上。当以从约12.5GHz到约28GHz的频率操作时，所述半导体装置封装的插入损耗处于从约-16dB到约-1.5dB的范围中。

附图说明

当结合附图阅读时，从以下详细描述容易理解本公开的各方面。应注意，各种特征可能未按比例绘制。为了论述清楚，可任意增大或减小各种特征的尺寸。

图1说明根据本公开的一些实施例的半导体装置封装的横截面图。

图2说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。

图3说明根据本公开的一些实施例的展示插入损耗与频率的模拟结果。

贯穿各图和详细描述使用共同参考标号以指示相同或类似元件。根据以下结合附图作出的详细描述，本公开将更显而易见。

具体实施方式

以下公开内容提供实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些只是实例，且并非旨在是限制性的。在本公开中，在以下说明中提及第一特征形成于第二特征上方或第二特征上可包含其中第一特征与第二特征直接接触地形成的实施例，且还可包含其中额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。此外，本公开可在各种实例中重复参考标号和/或字母。此重复是为简化和清晰起见，且本身并不指定所论述的各种实施例和/或配置之间的关系。

下文详细论述本公开的实施例。然而，应了解，本公开提供了可体现在广泛多种特定上下文中的许多适用的概念。所论述的特定实施例仅仅是说明性的且不限制本公开的范围。

图1说明根据本公开的一些实施例的半导体装置封装1的横截面图。半导体装置封装1包含衬底10、电路层11、电子组件12a、12b、封装体13和电触点14。