[发明专利]具有掩埋电源轨的集成电路及制造集成电路的方法

权利要求书

1.一种制造具有掩埋电源轨的集成电路的方法，所述方法包括以下步骤：

在第一半导体基底的上表面上形成第一介电层；

在第一介电层的上表面中形成多个电源轨沟槽；

在所述多个电源轨沟槽中形成掩埋电源轨；

在第一介电层的上表面和掩埋电源轨的上表面上形成第二介电层；

在供体晶圆上形成第三介电层；

将第三介电层结合到第二介电层；以及

在供体晶圆上或在供体晶圆中形成多个有源半导体器件、过孔和金属互连件，

其中，掩埋电源轨被第一介电层和第二介电层包封，并且

其中，掩埋电源轨在所述多个有源半导体器件下方。

2.根据权利要求1所述的方法，其中，形成第一介电层的步骤包括：对第一半导体基底的上表面进行热氧化。

3.根据权利要求1所述的方法，其中，形成第一介电层的步骤包括：在第一半导体基底的上表面上沉积介电材料层以形成第一介电层。

4.根据权利要求1所述的方法，其中，形成掩埋电源轨的步骤包括：

在所述多个电源轨沟槽中的每个中形成衬里；

在所述多个电源轨沟槽中的每个中的衬里上形成导电材料；以及

执行化学机械平坦化。

5.根据权利要求4所述的方法，其中，导电材料具有至少700℃的热稳定性。

6.根据权利要求5所述的方法，所述方法还包括：在至少700℃的温度下对第二介电层进行退火。

7.根据权利要求4所述的方法，其中，导电材料是难熔金属。

8.根据权利要求7所述的方法，其中，难熔金属是钨或钌。

9.根据权利要求1所述的方法，其中：

第一介电层是具有从0.05μm至9.8μm范围内的厚度的热氧化层，

第二介电层是具有从0.05μm至0.1μm范围内的厚度的沉积氧化层，并且

第三介电层是具有从0.05μm至0.1μm范围内的厚度的热氧化层。

10.一种制造具有掩埋电源轨的集成电路的方法，所述方法包括以下步骤：

在第一半导体基底的上表面上形成第一介电层；

在第一介电层的上表面上形成导电材料层；

蚀刻导电材料层以形成掩埋电源轨；

在第一介电层的上表面上和在掩埋电源轨的周围形成第二介电层；

在第二介电层的上表面和掩埋电源轨的上表面上形成第三介电层；

在供体晶圆上形成第四介电层；

将第四介电层结合到第三介电层；以及

在供体晶圆上或在供体晶圆中形成多个有源半导体器件、过孔和金属互连件，

其中，掩埋电源轨被第一介电层、第二介电层和第三介电层包封，并且

其中，掩埋电源轨在所述多个有源半导体器件下方。

11.根据权利要求10所述的方法，其中，形成第一介电层的步骤包括：对第一半导体基底的上表面进行热氧化。

12.根据权利要求10所述的方法，其中，形成第一介电层的步骤包括：在第一半导体基底的上表面上沉积介电材料层以形成第一介电层。

13.根据权利要求10所述的方法，所述方法还包括：

在掩埋电源轨中的每个上形成衬里；以及

执行化学机械平坦化以沿着掩埋电源轨中的每个的上表面去除衬里。

14.根据权利要求10所述的方法，其中，掩埋电源轨具有至少700℃的热稳定性。

15.根据权利要求14所述的方法，所述方法还包括：在至少700℃的温度下对第三介电层进行退火。