[发明专利]阵列基板及其制造方法

权利要求书

1.一种阵列基板的制造方法，包括以下步骤:

S 10：提供基底，所述基底具有晶体管区及导线区；

S20：形成栅极电极于所述基底的所述晶体管区中、以及形成第一导电层于所述基底的所述导线区中；

S30：形成绝缘层覆盖所述栅极电极及所述第一导电层；

S40：用单一掩膜形成有源层于所述晶体管区的所述绝缘层上、形成第二导电层于所述导线区的所述绝缘层上、以及形成第一开孔穿透所述第二导电层及所述绝缘层，所述第一开孔外露所述第一导电层；

S50：用相异于所述单一掩膜的另一掩膜形成第一连线、第三导电层和源极/漏极，所述第一连线形成于所述第一开孔中，所述第三导电层形成于所述第一连线及所述第二导电层上，所述源极/漏极形成于所述有源层上；

S60：形成第一保护层覆盖所述源极/漏极及所述第三导电层；

S70：形成第二保护层于所述第一保护层上、以及形成第二开孔穿透所述第二保护层及所述第一保护层，所述第二开孔外露所述漏极；以及

S80：形成第二连线于第二开孔中、以及形成像素电极于所述第二连线及所述第二保护层上。

2.如权利要求1所述的阵列基板的制造方法，更包括形成彩色滤光层于所述第一保护层上。

3.如权利要求1所述的阵列基板的制造方法，其中，步骤S40包括：

S41：形成半导体层于所述绝缘层上、以及形成光阻层于所述半导体层上；

S42：以所述单一掩膜图案化所述光阻层，以形成不同厚度的第一光阻层及第二光阻层，其中所述第一光阻层的厚度大于所述第二光阻层的厚度，所述第二光阻层位于所述导线区中；

S43：移除未被所述第一光阻层及所述第二光阻层覆盖的所述半导体层，以形成所述有源层于所述晶体管区的所述绝缘层上，以及形成所述第二导电层于所述导线区的所述绝缘层上；

S44：降低所述第一光阻层及所述第二光阻层的厚度至完全移除所述第二光阻层；

S45：移除所述导线区中未被所述第一光阻层覆盖的所述第二导电层及所述绝缘层，以形成所述第一开孔；以及

S46：移除所述第一光阻层。

4.如权利要求3所述的阵列基板的制造方法，其中，步骤S42的所述单一掩膜包括半色调掩膜(half tone mask)以形成所述第一光阻层及所述第二光阻层。

5.如权利要求3所述的阵列基板的制造方法，其中，步骤S44进行灰化制程(ashing)以降低所述第一光阻层及所述第二光阻层的厚度。

6.一种阵列基板，包括:

基底，具有晶体管区及导线区；

栅极电极，设于所述基底的所述晶体管区中；

第一导电层，设于所述基底的所述导线区中；

绝缘层，覆盖所述栅极电极及所述第一导电层；

有源层，设于所述晶体管区的所述绝缘层上；

第二导电层，设于所述导线区的所述绝缘层上；

第一连线，穿设于所述第二导电层及所述绝缘层，且接触所述第一导电层；

第三导电层，设于所述第一连线及所述第二导电层上，且接触所述第一连线；

源极/漏极，设于所述有源层上；

第一保护层，设于所述绝缘层上，并覆盖所述源极/漏极及所述第三导电层；

第二保护层，设于所述第一保护层上；

第二连线，穿设于所述第二保护层及所述第一保护层，且接触所述漏极；以及

像素电极，设于所述第二保护层上，且接触所述第二连线。

7.如权利要求6所述的阵列基板，其中，所述第二导电层的材料为非晶硅(amorphoussilicon,a-Si)及氧化铟镓锌(indium gallium zinc oxide,IGZO)的其中一者。

8.如权利要求6所述的阵列基板，其中，所述第三导电层的材料为铝钼合金、铜钼合金及铝钛合金的其中一者。

9.如权利要求6所述的阵列基板，其中，所述第一连线的材料为铝钼合金、铜钼合金及铝钛合金的其中一者。

10.如权利要求6所述的阵列基板，更包括彩色滤光层，设于所述第一保护层上。