[发明专利]一种三模冗余计算机时钟同步方法及其系统

权利要求书

1.一种三模冗余计算机时钟同步系统，其特征在于，包括三个CPU子模块和双冗余MCU时钟配置单元；所述三个CPU子模块之间通过三机数据交换/同步/表决通道两两连接；所述双冗余MCU时钟配置单元通过时钟反馈通道分别与三个CPU子模块连接；所述双冗余MCU时钟配置单元还通过I2C总线分别与三个CPU子模块连接；

其中，所述双冗余MCU时钟配置单元：用于接收三个CPU子模块反馈的时间差值或计数差值；对时间差值或计数差值进行计算，获得工作时钟补偿修正寄存器值或时钟调节数值，并将获得的工作时钟补偿修正寄存器值或时钟调节数值发送至相应的CPU子模块。

2.根据权利要求1所述的三模冗余计算机时钟同步系统，其特征在于，每个CPU子模块均包括：CPU处理单元、FPGA逻辑电路、CPU时钟以及逻辑电路时钟；CPU处理单元分别与FPGA逻辑电路和CPU时钟连接；FPGA逻辑电路还与逻辑电路时钟连接；CPU时钟通过I2C总线与双冗余MCU时钟配置单元连接；逻辑电路时钟通过I2C总线与双冗余MCU时钟配置单元连接。

3.根据权利要求1所述的三模冗余计算机时钟同步系统，其特征在于，双冗余MCU时钟配置单元包括：主份MCU和备份MCU；主份MCU包括主份I2C控制器；备份MCU包括备份I2C控制器；主份I2C控制器通过I2C接口与I2C总线连接；备份I2C控制器通过I2C接口与I2C总线连接；主份MCU与备份MCU之间具有数据交互通道。

4.一种三模冗余计算机时钟同步方法，其特征在于，包括：

接收三个CPU子模块反馈的所有的时间差值；

对每个时间差值进行计算，从而获得相应的工作时钟补偿修正寄存器值，并将该工作时钟补偿修正寄存器值反馈至相应的逻辑电路时钟完成时基同步，并将完成时基同步后的周期中断信号作为时间准源；

接收根据时间准源执行CPU处理单元时钟同步获得的计数差值；

对每个计数差值进行计算，获得相应的时钟调节数值，并将该时钟调节数值反馈至相应的CPU时钟，从而完成CPU处理单元时钟同步。

5.根据权利要求4所述的三模冗余计算机时钟同步方法，其特征在于，获取时间差值的子步骤如下：

预先设置一个周期中断信号；

同时复位，并开始计数至计数到达预先设置的周期中断信号；

当计数到达预先设置的周期中断信号时，分别将自身的到达后周期中断信号发送给另两个CPU子模块；

接收到另外两个CPU子模块发送的到达后周期中断信号后，在本机中对所有到达后周期中断信号进行处理，从而获得同步周期中断信号；

利用本机产生的到达后周期中断信号与同步周期中断信号进行计算，获取时间差值，并将时间差值发送至双冗余MCU时钟配置单元。

6.根据权利要求4所述的三模冗余计算机时钟同步方法，其特征在于，对每个时间差值进行计算，从而获得相应的工作时钟补偿修正寄存器值，并将该工作时钟补偿修正寄存器值反馈至相应的逻辑电路时钟完成时基同步配置的子步骤如下：

由自身内部的主份MCU和备份MCU同时对接收到的时间差值进行计算，并分别获得主份寄存器值和备份寄存器值；

主份MCU和备份MCU彼此对主份寄存器值和备份寄存器值进行数据交互；

完成数据交互后，主份MCU和备份MCU均对主份寄存器值和备份寄存器值进行比对处理，并获得比对结果，若比对结果为比对正确，则主份MCU和备份MCU分别将主份寄存器值和备份寄存器值作为工作时钟补偿修正寄存器值存储于自身的配置信息缓存区内；

完成存储后，主份MCU将工作时钟补偿修正寄存器值发送至需要配置的逻辑电路时钟，并向备份MCU发送配置完成信号；

备份MCU接收到配置完成信号后，对需要配置的逻辑电路时钟进行读取，并判断需要配置的逻辑电路时钟的工作时钟补偿修正寄存器值是否与自身存储的工作时钟补偿修正寄存器值相同，若相同，则向主份MCU反馈校对正确信号，完成时基同步，并通知各CPU子模块时基同步配置完成，可启动下次同步配置。