[发明专利]集成电路半导体器件

说明书

一种集成电路半导体器件包括：衬底的第一区域中的多桥沟道型晶体管，其中所述多桥沟道型晶体管包括：衬底上的纳米片堆叠结构；纳米片堆叠结构上的第一栅介电层；以及第一栅介电层上的第一栅电极；以及衬底的第二区域中的鳍型晶体管，其中所述鳍型晶体管包括：衬底上的有源鳍；有源鳍上的第二栅介电层；以及第二栅介电层上的第二栅电极，其中纳米片堆叠结构的宽度大于有源鳍的宽度。

相关申请的交叉引用

本申请要求于2019年6月25日在韩国知识产权局递交的韩国专利申请No.10-2019-0075788的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思涉及一种集成电路半导体器件，更具体地，涉及一种包括多个晶体管的集成电路半导体器件。

背景技术

集成电路半导体器件采用以低电压进行操作的晶体管和以高电压进行操作的晶体管。随着半导体器件集成度变得更高，使用了三维晶体管。然而，以高电压和低电压进行操作的三维晶体管可能不能可靠地形成在衬底上。

发明内容

根据本发明构思的示例性实施例，提供了一种集成电路半导体器件，包括：衬底的第一区域中的多桥沟道型晶体管，其中所述多桥沟道型晶体管包括：衬底上的纳米片堆叠结构；纳米片堆叠结构上的第一栅介电层；以及第一栅介电层上的第一栅电极；以及衬底的第二区域中的鳍型晶体管，其中所述鳍型晶体管包括：衬底上的有源鳍；有源鳍上的第二栅介电层；以及第二栅介电层上的第二栅电极，其中纳米片堆叠结构的宽度大于有源鳍的宽度。

根据本发明构思的示例性实施例，提供了一种集成电路半导体器件，包括：衬底的第一区域中的多桥沟道型晶体管，其中所述多桥沟道型晶体管包括：在衬底上在第一方向上延伸的第一场子鳍；第一场子鳍上的纳米片堆叠结构；纳米片堆叠结构上的第一栅介电层；以及在第一栅介电层上在垂直于第一方向的第二方向上延伸的第一栅电极；衬底的第二区域中的鳍型晶体管，其中所述鳍型晶体管包括：在第一方向上延伸的第二场子鳍；在第二场子鳍上在第一方向上延伸的有源鳍；有源鳍上的第二栅介电层；以及在第二栅介电层上在第二方向上延伸的第二栅电极，其中纳米片堆叠结构在第二方向上的宽度大于有源鳍在第二方向上的宽度。

根据本发明构思的示例性实施例，提供了一种集成电路半导体器件，包括：衬底的第一区域中的多桥沟道型晶体管，其中所述多桥沟道型晶体管包括：在衬底上在第一方向上延伸的第一场子鳍；在第一场子鳍上在垂直于第一方向的第二方向上延伸的第一栅电极；与第一场子鳍和第一栅电极彼此交叉的区域重叠的纳米片堆叠结构；以及纳米片堆叠结构的纳米片与第一栅电极之间的第一栅介电层；以及衬底的第二区域中的鳍型晶体管，其中所述鳍型晶体管包括：在衬底上在第一方向上延伸的第二场子鳍，在第二场子鳍上在第二方向上延伸的第二栅电极；与第二场子鳍和第二栅电极彼此交叉的区域重叠的有源鳍；以及有源鳍与第二栅电极之间的第二栅介电层，其中纳米片堆叠结构在第二方向上的宽度大于有源鳍在第二方向上的宽度。

根据本发明构思的示例性实施例，提供了一种集成电路半导体器件，包括：衬底的第一区域中的第一晶体管，其中第一晶体管包括在第一方向上堆叠的多个纳米片；以及衬底的第二区域中的第二晶体管，其中第二晶体管包括有源鳍，其中多个纳米片中的第一纳米片在垂直于第一方向的第二方向上的宽度大于有源鳍在第二方向上的宽度。

附图说明

通过结合附图详细描述本发明构思的示例性实施例，将更清楚地理解本发明构思的上述和其他特征，在附图中：

图1是根据本发明构思的示例性实施例的集成电路半导体器件的布局图；

图2是图1的集成电路半导体器件的沿线IIa-IIa’和线IIb-IIb’截取的横截面图；

图3是图1的集成电路半导体器件的沿线IIIa-IIIa’和线IIIb-IIIb’截取的横截面图；