[发明专利]半导体存储器装置及其制造方法

说明书

提供了半导体存储器装置及其制造方法。半导体存储器装置的制造方法包括：形成包括栅极层叠结构和沟道结构的初步存储器单元阵列，其中栅极层叠结构包括交替地层叠在第一基板上的层间绝缘层和导电图案，并且其中沟道结构具有贯穿栅极层叠结构并延伸到第一基板中的第一端部；形成公共源极线以与沟道结构的第二端部接触，公共源极线形成在栅极层叠结构的第一表面上；去除第一基板；以及在栅极层叠结构的与栅极层叠结构的第一表面相对的第二表面上形成连接至沟道结构的第一端部的位线。

技术领域

本公开总体上涉及半导体存储器装置及其制造方法，并且更具体地，涉及一种三维半导体存储器装置及其制造方法。

背景技术

半导体存储器装置可以包括具有多个存储器单元的存储器单元阵列。为了提高半导体存储器装置的集成度，存储器单元可以三维地布置。与二维半导体存储器装置相比，包括三维布置的存储器单元的三维半导体存储器装置由于各种原因而可能具有复杂的制造工艺和劣化的操作可靠性。

发明内容

根据本公开的一方面，提供了一种半导体存储器装置，其包括：公共源极线；沟道结构，其从公共源极线在垂直方向上延伸；栅极层叠结构，其围绕沟道结构，其中，栅极层叠结构包括交替地层叠在公共源极线上的层间绝缘层和导电图案；以及位线，其设置在栅极层叠结构上并连接至沟道结构，其中，沟道结构包括：中空型沟道层，其具有面对位线的封闭端部和面对公共源极线的开放端部。

根据本公开的另一方面，提供了一种半导体存储器装置，其包括：公共源极线；位线，其在垂直方向上与公共源极线间隔开；栅极层叠结构，其包括层间绝缘层和导电图案，其中，层间绝缘层和导电图案交替地层叠在公共源极线和位线之间；孔，其贯穿栅极层叠结构，孔具有靠近位线变窄而靠近公共源极线变宽的锥形形状；存储器层，其形成在孔的表面上；以及沟道结构，其设置在存储器层上，沟道结构连接至公共源极线和位线。

根据本公开的又一方面，提供了一种制造半导体存储器装置的方法，该方法包括：形成包括栅极层叠结构和沟道结构的初步存储器单元阵列，其中栅极层叠结构包括交替地层叠在第一基板上的层间绝缘层和导电图案，并且其中沟道结构具有贯穿栅极层叠结构并延伸到第一基板中的第一端部；形成公共源极线以与沟道结构的第二端部接触，公共源极线形成在栅极层叠结构的第一表面上；去除第一基板；以及在栅极层叠结构的与栅极层叠结构的第一表面相对的第二表面上形成连接至沟道结构的第一端部的位线。

附图说明

图1是示意性地例示根据本公开的实施方式的半导体存储器装置的存储器单元阵列区域和互连区域的立体图。

图2是图1所示的半导体存储器装置的截面图。

图3A是图2所示的区域A的放大截面图，而图3B是图2所示的区域B的放大截面图。

图4是示意性地例示根据本公开的实施方式的半导体存储器装置的制造方法的流程图。

图5A至图5I是例示图4所示的步骤S1A的实施方式的截面图。

图6是例示图4所示的步骤S1B的实施方式的截面图。

图7是例示图4所示的步骤S3的实施方式的截面图。

图8A和图8B是例示图4所示的步骤S5的实施方式的截面图。

图9A和图9B是例示图4所示的步骤S7的实施方式的截面图。

图10是例示根据本公开的实施方式的存储器系统的配置的框图。

图11是例示根据本公开的实施方式的计算系统的配置的框图。

具体实施方式