[发明专利]可变电容器及可变电容器的形成方法

说明书

一种可变电容器及可变电容器的形成方法，结构包括：衬底，衬底包括第一区和位于第一区两侧的第二区，第一区上具有若干鳍部结构；位于第一区上的栅极结构；位于第二区上的第一伪栅极结构，第一伪栅极结构与栅极结构平行；位于第一区上的第二伪栅极结构，第二伪栅极结构位于栅极结构两侧；位于栅极结构和第二伪栅极结构之间鳍部结构内的源漏掺杂区；位于源漏掺杂区上的第一插塞，第一插塞与源漏掺杂区电连接；位于第一伪栅极结构上的第二插塞，第二插塞与第一伪栅极结构电连接；位于第一插塞上和第二插塞上的第一导电层，第一导电层与第一插塞电连接，且第一导电层与第二插塞电连接。所述可变电容器的性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种可变电容器及可变电容器的形成方法。

背景技术

随着半导体制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小(目前已经达到纳米级)，随着半导体器件尺寸的缩小，各种微观效应凸显出来，为适应器件发展的需要，本领域技术人员一直在积极探索新的半导体制造工艺。

品质因数(＝能量存储/能量损失)是衡量器件工作时是否高效的重要参数。在可变电容器中，较高的品质因数值代表器件工作时的能量损耗小，所述可变电容器的工作效率高。而可变电容器结构中的寄生器件使得可变电容器的品质因数较低。

因此，提升可变电容器的品质因数是必要的。

发明内容

本发明解决的技术问题是提供一种可变电容器及可变电容器的形成方法，以提升可变电容器的性能。

为解决上述技术问题，本发明技术方案提供一种可变电容器，包括：衬底，所述衬底包括第一区和第二区，所述第一区位于相邻的第二区之间，所述第一区上具有若干鳍部结构，若干所述鳍部结构沿平行于衬底表面的第一方向排列；位于第一区上的栅极结构，所述栅极结构横跨若干所述鳍部结构；位于第二区上的第一伪栅极结构，所述第一伪栅极结构与栅极结构平行；位于第一区上的第二伪栅极结构，所述第二伪栅极结构位于所述栅极结构两侧，所述第二伪栅极结构横跨若干所述鳍部结构，且所述第二伪栅极结构与所述栅极结构平行；位于栅极结构两侧鳍部结构内的源漏掺杂区，所述源漏掺杂区位于栅极结构和第二伪栅极结构之间；位于源漏掺杂区上的第一插塞，所述第一插塞与所述源漏掺杂区电连接；位于第一伪栅极结构上的第二插塞，所述第二插塞与所述第一伪栅极结构电连接；位于第一插塞上和第二插塞上的第一导电层，所述第一导电层与所述第一插塞电连接，且所述第一导电层与所述第二插塞电连接。

可选的，还包括：位于衬底上的隔离结构，所述隔离结构位于所述栅极结构顶部表面和侧壁表面、第一伪栅极结构顶部表面和侧壁表面以及第二伪栅极结构顶部表面和侧壁表面；所述隔离结构覆盖所述第一插塞和第二插塞；所述第一导电层还位于所述隔离结构上。

可选的，还包括：位于隔离结构和第一导电层之间的第一介质层；位于第一介质层内的第二导电层，所述第二导电层与所述第一插塞电连接；位于第一介质层内的第三导电层，所述第三导电层与所述第二插塞电连接。

可选的，还包括：位于第一介质层和第一导电层之间的第二介质层；位于第二介质层内的若干第三插塞，若干所述第三插塞分别与第二导电层电连接，若干所述第三插塞分别与第三导电层电连接；所述第一导电层与所述第三插塞电连接。

可选的，还包括：位于隔离结构内的第四插塞，所述第四插塞位于栅极结构顶部表面的隔离结构内，且所述第四插塞与所述栅极结构顶部电连接。

可选的，还包括：位于所述第一介质层内的第四导电层，所述第四导电层位于第四插塞顶部表面的第一介质层内，且所述第四导电层与所述第四插塞电连接。

可选的，还包括：位于第一伪栅极结构和第二伪栅极结构之间的第一介质层内的第一伪导电层，所述第一伪导电层与所述第二导电层平行。