[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成伪栅结构；在所述伪栅结构的侧壁形成侧墙层；在所述基底上形成覆盖所述侧墙层侧壁的层间介质层；去除部分高度的所述伪栅结构和侧墙层，使所述层间介质层与剩余的所述伪栅结构和侧墙层围成凹槽；在所述凹槽的侧壁形成覆盖所述侧墙层顶面的保护层；去除剩余的所述伪栅结构，使所述保护层、侧墙层与所述基底围成栅极开口；在所述栅极开口中形成栅极结构。本发明实施例有利于提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

此外，在半导体集成电路器件领域中，随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术也逐渐被广泛应用。目前形成HKMG结构晶体管的工艺可分为前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。其中，后栅极工艺通常是在对硅片进行漏/源区离子注入操作以及随后的高温退火工步完成之后再形成金属栅极，且一般在形成金属栅极之前，先形成伪栅(Dummy gate)，之后再将伪栅去除形成金属栅极。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于减小器件工作时在栅极结构底部和源漏掺杂层之间产生的漏电流，进而有利于提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成伪栅结构；在所述伪栅结构的侧壁形成侧墙层；在所述基底上形成覆盖所述侧墙层侧壁的层间介质层；去除部分高度的所述伪栅结构和侧墙层，使所述层间介质层与剩余的所述伪栅结构和侧墙层围成凹槽；在所述凹槽的侧壁形成覆盖所述侧墙层顶面的保护层；去除剩余的所述伪栅结构，使所述保护层、侧墙层与所述基底围成栅极开口；在所述栅极开口中形成栅极结构。

相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；侧墙结构层，覆盖于所述栅极结构的侧壁，包括侧墙层和位于所述侧墙层上的保护层；层间介质层，位于所述栅极结构之间的所述基底上且覆盖所述侧墙结构层的侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构的形成方法中，在形成所述凹槽后，还在所述凹槽的侧壁形成覆盖所述侧墙层顶面的保护层；所述保护层能够在去除剩余的所述伪栅结构的过程中对所述侧墙层的顶面起到保护的作用，从而有利于降低所述侧墙层的顶面造成损伤的概率，相应有利于减小所述侧墙层内部产生的应力，而且，所述基底中通常还形成有位于所述伪栅结构两侧的源漏掺杂层、伪栅结构与基底之间通常还形成有栅氧化层，所述侧墙层受损、以及侧墙层内部产生应力的概率较小，这有利于降低刻蚀工艺通过所述侧墙层对所述源漏掺杂层和栅氧化层造成损伤的风险，相应有利于减小器件工作时在栅极结构底部和源漏掺杂层之间产生的漏电流，进而有利于提升半导体结构的性能。

附图说明