[发明专利]具有可调输出复位的集成时钟门控器锁存器结构

权利要求书

1.一种电子设备，所述电子设备包括：

锁存器电路，被配置为部分地根据使能信号的状态而将第一时钟信号传送为第一输出信号，其中，锁存器电路包括：至少两个晶体管，被配置为执行与非功能并且通过第二时钟信号来控制，其中，所述至少两个晶体管被配置为改变第一时钟信号到第一输出信号的传送的时序。

2.根据权利要求1所述的电子设备，其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿而改变第一输出信号的边沿。

3.根据权利要求2所述的电子设备，其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿而加快第一输出信号的边沿。

4.根据权利要求1所述的电子设备，其中，锁存器电路包括与非门，与非门接收使能信号、第一时钟信号和第二时钟信号之中的至少一者作为输入。

5.根据权利要求1所述的电子设备，其中，所述至少两个晶体管包括：

第一晶体管，连接在高电压电源与被配置为供应第一输出信号的第一输出反相器之间；以及

第二晶体管，连接在第一输出反相器与低电压电源之间。

6.根据权利要求5所述的电子设备，其中，第一晶体管包括PMOS晶体管，第二晶体管包括NMOS晶体管，其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿来加快第一输出信号的边沿的复位。

7.根据权利要求5所述的电子设备，其中，第一晶体管与通过第一时钟信号控制的至少一个第一其他晶体管并联连接，

其中，第二晶体管与通过第一时钟信号控制的至少一个第二其他晶体管串联连接，并且

其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿而加快第一输出信号的边沿的复位。

8.根据权利要求1所述的电子设备，其中，所述至少两个晶体管不在锁存器电路的关键时序路径中。

9.根据权利要求1所述的电子设备，其中，所述至少两个晶体管包括：

第一晶体管，连接在高电压电源与被配置为供应第一输出信号的第一输出反相器之间；

第二晶体管，连接在低电压电源与通过第一时钟信号控制的第三晶体管之间；以及

第四晶体管，连接在高电压电源与被配置为供应第二输出信号的第二输出反相器之间，其中，第二输出信号为第一输出信号的反相。

10.一种电子设备，所述电子设备包括：

锁存器电路，被配置为部分地根据使能信号的状态来产生模仿第一时钟信号的第一输出信号，其中，锁存器电路包括：

至少两个晶体管，被配置为执行或非功能并且通过第二时钟信号被控制，其中，所述至少两个晶体管被配置为响应于第一时钟信号而改变第一输出信号的时序。

11.根据权利要求10所述的电子设备，其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿而改变第一输出信号的边沿。

12.根据权利要求11所述的电子设备，其中，所述至少两个晶体管被配置为响应于第一时钟信号的边沿而延迟第一输出信号的边沿。

13.根据权利要求10所述的电子设备，其中，锁存器电路包括或非门，或非门接收使能信号、第一时钟信号和第二时钟信号之中的至少一个作为输入。

14.根据权利要求10所述的电子设备，其中，所述至少两个晶体管包括：

第一晶体管，连接在高电压电源与被配置为供应第一输出信号的第一输出反相器之间；以及

第二晶体管，连接在第一输出反相器与低电压电源之间。