[发明专利]具有可调输出复位的集成时钟门控器锁存器结构

说明书

提供了一种具有可调输出复位的集成时钟门控器锁存器结构的设备。根据一个总体方面，该设备可以包括锁存器电路，所述锁存器电路被配置为部分地根据使能信号的状态而将第一时钟信号基本上传送为输出信号。锁存器电路可以包括被配置为实质上执行NAND功能并且通过第二时钟信号被控制的至少两个晶体管，其中，所述至少两个晶体管被配置为改变第一时钟信号到输出信号的基本上传送的时序。

技术领域

本描述涉及时钟管理，并且更具体地涉及具有可调输出复位的集成时钟门控器锁存器结构。

背景技术

时钟门控是用在许多同步电路中用于降低动态功率损耗的流行技术。时钟门控通过将更多逻辑添加到电路以修剪时钟树，来节省电力。修剪时钟禁用电路的部分，使得其中的触发器不必切换状态。切换状态消耗电力。当不进行切换时，切换功耗变为零，仅漏电流被引起。

在电子设备中，触发器是具有两种稳定状态并可以用于存储状态信息的电路。触发器是双稳态多谐振荡器。可以通过施加到一个或更多个控制输入的信号使该电路改变状态，并且该电路将具有一个或两个输出。它是时序逻辑中的基本存储元件。触发器和锁存器是用于计算机、通信和许多其他类型的系统中的数字电子系统的基本构建块。

发明内容

根据一个总体方面，一种电子设备可以包括：锁存器电路，被配置为部分地根据使能信号的状态而将第一时钟信号基本上传送为输出信号。锁存器电路可以包括：至少两个晶体管，被配置为实质上执行NAND功能并且通过第二时钟信号来控制，其中，所述至少两个晶体管被配置为改变第一时钟信号到输出信号的基本上传送的时序。

根据另一总体方面，一种电子设备可以包括：锁存器电路，被配置为部分地根据使能信号的状态来产生基本上模仿第一时钟信号的输出信号。锁存器电路可以包括：至少两个晶体管，被配置为实质上执行NOR功能并且通过第二时钟信号来控制，其中，所述至少两个晶体管被配置为响应于第一时钟信号而改变输出信号的时序。

根据另一总体方面，一种电子系统可以包括：时钟发生器电路，被配置为生成第一时钟信号。所述系统可以包括：时钟门控器电路，被配置为接收第一时钟信号、第二时钟信号和使能信号作为输入，并且生成第三时钟信号。所述系统可以包括：逻辑电路，被配置为至少部分地通过第三时钟信号执行同步的逻辑功能。其中，时钟门控器电路被配置为部分地根据使能信号的状态将第一时钟信号基本上传送为第三时钟信号。时钟门控器电路可以包括：至少两个晶体管，被配置为通过第二时钟信号来控制并且改变第一时钟信号到输出信号的基本传送的时序。

在附图和下面的描述中阐述了一个或更多个实施方式的细节。根据说明书和附图以及根据权利要求书，其他特征将是明显的。

基本上如附图中的至少一个所示和/或基本上如结合附图中的至少一个所述，如在权利要求中更完整地阐述的那样，提供了一种用于时钟管理的系统和/或方法，更具体地涉及具有可调输出复位的集成时钟门控器锁存器结构。

附图说明

图1是根据公开的主题的系统的示例实施例的框图。

图2是根据公开的主题的信号的示例实施例的时序图。

图3A和图3B是根据公开的主题的系统和电路的示例实施例的框图。

图4A和图4B是根据公开的主题的系统和电路的示例实施例的框图。

图5是根据公开的主题的系统的示例实施例的框图。

图6A是根据公开的主题的系统的示例实施例的框图。

图6B是根据公开的主题的系统的示例实施例的框图。

图7是可以包括根据公开的主题的原理形成的装置的信息处理系统的示意性框图。

在各个附图中同样的附图标记指示同样的元件。

具体实施方式