[发明专利]非易失性存储器及其制造方法

权利要求书

1.一种非易失性存储器，包括：

堆叠层，包括堆叠的第一堆栈和第二堆栈以及位于所述第一堆栈和第二堆栈之间的连接层，所述第一堆栈和第二堆栈分别包括交替堆叠的栅极层和介质层；以及

存储单元阵列，包括多个存储串，每个存储串包括第一子串和第二子串，所述第一子串垂直贯穿所述第一堆栈，所述第二子串垂直贯穿所述第二堆栈，所述第一子串包括第一沟道层，所述第二子串包括第二沟道层，所述第一沟道层电性连接所述第二沟道层；

其中所述连接层在所述堆叠层的延伸方向上与所述第一沟道层和所述第二沟道层的沟道连接部相对，且所述连接层与所述沟道连接部之间为介质层；所述连接层和所述沟道连接部构成未带有存储单元的中间串选择管，电性连接于所述第一子串和所述第二子串之间。

2.如权利要求1所述的非易失性存储器，其特征在于，所述第一子串包括第一电荷存储层，所述第二子串包括第二电荷存储层，其中所述第一电荷存储层和所述第二电荷存储层未延伸到所述连接层与所述沟道连接部之间的区域。

3.如权利要求1所述的非易失性存储器，其特征在于，所述第一沟道层和所述第二沟道层的沟道连接部为空心柱状或者实心柱状。

4.如权利要求1所述的非易失性存储器，其特征在于，还包括控制器，配置为：在编程期间，对每个存储串的选中存储单元施加编程电压，对非选中存储单元施加第一导通电压，且对所述中间串选择管施加第二导通电压，其中在所述编程期间的至少一部分时段，所述第二导通电压大于所述第一导通电压。

5.如权利要求4所述的非易失性存储器，其特征在于，所述第二导通电压的波形与所述编程电压的波形相同，且所述第二导通电压与所述编程电压的比例在0.9～1.1之间。

6.如权利要求4所述的非易失性存储器，其特征在于，所述第二导通电压的波形与所述第一导通电压的波形相同，且所述第二导通电压与所述编程电压小于或等于1.1。

7.一种非易失性存储器的制造方法，包括以下步骤：

形成第一堆栈，所述第一堆栈包括交替堆叠的第一材料层和第二材料层；

形成垂直贯穿所述第一堆栈的第一子串，所述第一子串包括第一沟道层；

在所述第一堆栈上形成连接层；

在所述连接层上形成第二堆栈，所述第二堆栈包括交替堆叠的第一材料层和第二材料层；以及

形成垂直贯穿所述第二堆栈的第二子串，所述第二子串包括第二沟道层，所述第一沟道层电性连接所述第二沟道层，其中所述第一沟道层和所述第二沟道层的沟道连接部在所述堆叠层的延伸方向上与所述连接层相对，且所述沟道连接部与所述连接层之间为介质层；所述连接层和所述沟道连接部构成未带有存储单元的中间串选择管，电性连接于所述第一子串和所述第二子串之间；

其中所述第一材料层为栅极层或伪栅极层，所述第二材料层为介质层。

8.如权利要求7所述的方法，其特征在于，所述第一子串还包括第一电荷存储层，所述第二子串还包括第二电荷存储层，其中所述第一电荷存储层和所述第二电荷存储层未延伸到所述连接层与所述沟道连接部之间的区域。

9.如权利要求7所述的方法，其特征在于，在所述第一堆栈上形成连接层后还包括，形成接触所述第一沟道层的沟道连接部；且形成所述第二子串时，所述第二沟道层接触所述沟道连接部。

10.如权利要求9所述的方法，其特征在于，所述沟道连接部为空心柱状或者实心柱状。