[发明专利]集成电路

说明书

本发明提供一种集成电路，其包括：基底，IC芯片，设置在所述基底之上，所述IC芯片包括电磁耦合器件；电磁屏蔽层，设置在所述基底的表面上，其中所述电磁屏蔽层和所述电磁耦合器件在所述基底的表面的垂直投射方向上部分重叠。通过采用本发明的技术方案，能够在改善电磁耦合器件的隔离度的同时降低对电磁耦合器件性能的影响。

技术领域

本发明实施例涉及一种集成电路装置，特别涉及具有改善的电气性能的电磁器件的集成电路装置。

背景技术

随着半导体制造技术的发展，设置在集成电路(integrated circuit，IC)上的电气器件(device)和相邻电气器件之间的间隔的尺寸变小，从而降低成本以及改进集成水平。然而，当相邻的电磁耦合器件(例如电感器)之间的间隔太小时，在电感器之间的互磁耦合干扰将变得严重，其导致性能下降和影响信号传输路径。通常，相邻的电感器越近，相互电磁耦合的干扰越重要。特别地，当将电磁耦合器件应用于载波聚合(carrieraggregation)技术时，收发器中的每个操作路径之间的隔离度对于避免由电磁耦合产生的非预期杂散干扰突波非常重要。此外，性能下降也影响功耗。因此，在不增加IC芯片的尺寸的情况下，改善电磁耦合器件之间的隔离度是重要的挑战。

发明内容

本发明提供一种集成电路，其包括用于改善电磁耦合的隔离度的电磁屏蔽图案的具体设计。

本发明实施例提供一种集成电路，其包括：基底，IC芯片，设置在所述基底之上，所述IC芯片包括电磁耦合器件；电磁屏蔽层，设置在所述基底的表面上或者设置在所述基底和所述IC芯片之间，其中所述电磁屏蔽层和所述电磁耦合器件在所述基底的表面的垂直投射方向上部分重叠。其中，在一种实施方式中，电磁屏蔽层和电磁耦合器件在基底表面的垂直投射方向上部分重叠表示电磁屏蔽层在基底表面的投影与电磁耦合器件在基底表面的投影部分重叠。

本发明提供的集成电路通过设置电磁屏蔽层和电磁耦合器件在基底表面的垂直投射方向上部分重叠，能够在改善电磁耦合器件的隔离度的同时降低对电磁耦合器件性能的影响。

在阅读了各种附图中所示的优选实施例的后续详细描述之后，对于本领域技术人员来说，本发明的这些和其它目的将无疑变得显而易见。

附图说明

本发明通过示例而非限制的方式示出了本发明，在本发明的附图中相同的附图标记指示类似的元件。

图1是本发明一实施例提供的集成电路装置的剖面图；

图2是本发明第一实施例提供的导电层和电磁耦合器件的俯视图；

图3是本发明第二实施例提供的导电层和电磁耦合器件的俯视图；

图4是本发明第三实施例提供的导电层和电磁耦合器件的俯视图；

图5是图4中集成电路装置的截面线A-A’截取的剖面图的示意图；

图6是本发明第四实施例提供的导电层和电磁耦合器件的俯视图；

图7是本发明第五实施例提供的导电层和电磁耦合器件的俯视图；

图8是本发明第六实施例提供的导电层和电磁耦合器件的俯视图；

图9是本发明第七实施例提供的导电层和一部分电磁耦合器件的俯视图；

图10是图9中集成电路装置的剖面图；

图11是本发明第八实施例提供的导电层和电磁耦合器件的俯视图；

图12是图11中集成电路装置的剖面图；

图13是本发明第九实施例提供的集成电路装置的剖面图。

具体实施方式