[发明专利]乘法器、乘法运算方法、运算芯片、电子设备及存储介质

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括一个乘数预处理模块、一个编码模块、一个加法模块和一个部分积选择模块，其中：

所述乘数预处理模块，用于根据不同的运算位宽将其接收到的乘数生成不同的编码输入值；

所述编码模块，用于根据不同的所述编码输入值生成不同的编码值，并根据所述不同的编码值与接收到的被乘数进行运算得到第一部分积；

所述加法模块，用于根据所述不同的运算位宽将所述第一部分积进行对应次数的累加，生成不同的第二部分积；

所述部分积选择模块，用于根据接收到的输出位宽选择性地从所述第一部分积和所述不同的第二部分积中选择出对应的部分积作为目标部分积并输出；

所述根据不同的运算位宽将其接收到的乘数生成不同的编码输入值，还包括：

所述乘数预处理模块，还用于：

根据所述不同的运算位宽和预设的编码基数，将接收到的所述乘数生成依序放置的多组子编码输入值，第一组所述子编码输入值包括固定零位和乘数位，其余组所述子编码输入值包括选择位和乘数位；

根据所述乘数确定所述乘数位，根据所述运算位宽确定所述选择位；

所述乘数预处理模块还包括至少一个选择器，每个所述选择器对应其余组所述子编码输入值中的一组所述子编码输入值，其中，

所述选择器，用于根据所述不同的运算位宽，生成对应一组所述子编码输入值的所述选择位；

所述根据所述不同的运算位宽，生成对应一组所述子编码输入值的所述选择位，还包括：

当所述运算位宽为一个预设的高运算位宽时，所述选择器，还用于根据所述高运算位宽，将当前选择器所对应的子编码输入值的前一组子编码输入值中处于高位的乘数位作为所述选择位；

当所述运算位宽为一个预设的低运算位宽时，所述选择器，还用于根据所述低运算位宽，将固定零位作为所述选择位。

2.根据权利要求1所述的乘法器，其特征在于，所述编码模块采用一个booth编码模块，所述根据不同的编码输入值生成不同的编码值，具体为：

所述booth编码模块，用于根据所述不同的编码输入值生成带不同的固定偏值的不同的booth编码值；其中，所述固定偏值与所述运算位宽相对应。

3.根据权利要求1或2所述的乘法器，其特征在于，所述加法模块还包括一个第一级子加法模块、一个第二级子加法模块和一个第三级子加法模块；其中，

所述编码模块选择性地与所述第一级子加法模块和所述部分积选择模块相连；

所述第一级子加法模块选择性地与所述第二级子加法模块和所述部分积选择模块相连；

所述第二级子加法模块选择性地与所述第三级子加法模块和所述部分积选择模块相连；

所述第三级子加法模块与所述部分积选择模块相连。

4.根据权利要求1或2所述的乘法器，其特征在于，所述乘数预处理模块还用于根据接收到的不同符号信息将其接收到的乘数生成不同的编码输入值。

5.根据权利要求3中所述的乘法器，其特征在于，所述乘数预处理模块还用于根据接收到的不同符号信息将其接收到的乘数生成不同的编码输入值。