[发明专利]乘法器、乘法运算方法、运算芯片、电子设备及存储介质

说明书

本公开提出了一种乘法器、乘法运算方法、运算芯片、电子设备以及存储介质。乘法器包括一个乘数预处理模块、一个编码模块、一个加法模块和一个部分积选择模块，乘数预处理模块，用于根据不同的运算位宽将其接收到的乘数生成不同的编码输入值；编码模块，用于根据不同的编码输入值生成不同的编码值，并根据不同的编码值与接收到的被乘数进行运算得到第一部分积；加法模块，用于根据不同的运算位宽将第一部分积进行对应次数的累加，生成不同的第二部分积。支持多种混合位宽的乘法，面对不同精度的乘法运算时可复用乘法器单元，降低硬件资源的消耗，针对需要实现大量卷积运算、包含多个复杂乘法和加法组合的运算，能有效的减少延时、降低能耗。

技术领域

本公开涉及乘法运算技术领域，具体涉及一种乘法器、一种乘法运算方法、一种运算芯片、一种电子设备以及一种计算机可读存储介质。

背景技术

深度学习(Deep learning)是开展人工智能(Artificial intelligence，AI)的重要应用技术之一，其广泛应用于计算机视觉、语音识别等领域。其中卷积神经网络(Convolutional Neural Network，CNN)则是近年来引起重视的一种深度学习高效识别技术，它通过直接输入原始图像或数据，与多个特征滤波器(filter)进行若干层的卷积运算及矢量运算，从而在图像和语音识别方面产生高准确性结果。其中滤波器的规模可由1×1、3×3的小区块规模到5×5、7×7甚至是11×11的大规模卷积运算区块，因此卷积运算也是一种很耗费效能的运算。

在计算机对信号进行处理的过程中往往包含许多复杂的运算，这些复杂的运算可以被拆解为加法和乘法运算的组合。以神经网络中的卷积运算为例，一次卷积运算需要执行多次读取数据、加法、乘法的操作，以最终实现卷积运算。

传统的加法器逐位地对加数以及被加数执行加的运算、传统的乘法器将乘数与被乘数中的每一位分别相乘再通过移位以及传统的加法器将所得的结果相加以执行乘法运算，尽管上述传统的加法器和乘法器能够获得具有很高的准确性的计算结果，然而，采用这样的加法器和乘法器对于诸如神经网络这样包含大量计算的应用而言会带来非常高的延时、能耗。在神经网络中包含多个网络层，网络层对神经网络的输入或者对前一个网络层的输出执行诸如卷积、以及其他复杂运算，以获得针对该网络层的输出，通过多个网络层的计算最终获得学习、分类、识别、处理等相应的结果。可以理解，神经网络中多个网络层的计算量非常大，并且这样的计算往往需要使用较早执行的计算结果，采用上述传统的加法器和乘法器会占用神经网络处理器中大量的资源,带来极高的延时、能耗。

AI处理器中需要进行大量的卷积运算，乘累加(MAC)阵列的数量对AI处理器性能影响非常大，并且不同类型的神经网络(CNN)在运算过程中对算子的计算精度不同，例如有些运算是8bit乘法，有些是16bit乘法、甚至有些是2bit乘法。因此，乘法器作为AI处理器中重要的功能单元，如何设计并优化乘法器，减少乘法器的时序路径延时，是提升AI处理器性能的关键；而面对不同精度的乘法运算时，如何尽可能复用乘法器单元，降低硬件资源的消耗，是减少AI处理器芯片面积的关键。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种乘法器、一种乘法运算方法、一种运算芯片、一种电子设备和一种计算机可读存储介质。

本公开的一个方面，提供一种乘法器，所述乘法器包括一个乘数预处理模块、一个编码模块、一个加法模块和一个部分积选择模块，其中：

所述乘数预处理模块，用于根据不同的运算位宽将其接收到的乘数生成不同的编码输入值；

所述编码模块，用于根据不同的所述编码输入值生成不同的编码值，并根据所述不同的编码值与接收到的被乘数进行运算得到第一部分积；

所述加法模块，用于根据所述不同的运算位宽将所述第一部分积进行对应次数的累加，生成不同的第二部分积；