[发明专利]集成电路及形成半导体结构的方法

权利要求书

1.一种集成电路，包括：

一基底；

多个环绕式栅极纳米线晶体管，设置在基底上，其中每一环绕式栅极纳米线晶体管具有垂直堆叠的多个纳米线通道、包裹上述纳米线通道的一第一栅极介电层以及包裹上述第一栅极介电层的一第一栅极电极；

多个环绕式栅极纳米片晶体管，设置在上述基底上，其中每一环绕式栅极纳米片晶体管具有垂直堆叠的多个纳米片通道、包裹上述纳米片通道的一第二栅极介电层以及包裹上述第二栅极介电层的一第二栅极电极；以及

一第一平面装置，设置在上述基底上，其中上述第一平面装置具有一第一平面通道、在上述第一平面通道上的一第三栅极介电层以及在上述第三栅极介电层上的一第三栅极电极，

其中上述第一栅极介电层与上述第二栅极介电层具有相同厚度，且上述第三栅极介电层比上述第一栅极介电层和上述第二栅极介电层厚，

其中上述纳米线通道的一第一宽度是小于上述纳米片通道的一第二宽度，且上述第二宽度是小于上述第一平面通道的一第三宽度，

其中上述环绕式栅极纳米线晶体管以及上述环绕式栅极纳米片晶体管在上述集成电路的一核心区域中彼此相邻，以及上述第一平面装置是位于与上述核心区域分离的上述集成电路的一输入/输出区域中。

2.如权利要求1所述的集成电路，其中每一上述纳米线通道和上述纳米片通道的厚度在3nm至8nm的范围内、上述第一宽度在4nm至11nm的范围内、上述第二宽度在12nm至40nm的范围内以及上述第三宽度在60nm至3000nm的范围内。

3.如权利要求1所述的集成电路，还包括：

一第二平面装置，设置在上述核心区域中，其中上述第二平面装置具有一第二平面通道、在上述第二平面通道上方的一第四栅极介电层和在上述第四栅极介电层上方的一第四栅极电极，

其中上述第一栅极介电层、上述第二栅极介电层和上述第四栅极介电层具有相同的厚度，

其中上述第二平面装置与上述环绕式栅极纳米片晶体管和上述环绕式栅极纳米线晶体管的距离至少为上述环绕式栅极纳米片晶体管或是上述环绕式栅极纳米线晶体管的栅极间距的四倍，或是至少为上述环绕式栅极纳米片晶体管或是上述环绕式栅极纳米线晶体管的通道间距的四倍。

4.如权利要求3所述的集成电路，其中上述第二平面通道的一第四宽度是大于第二宽度，并且上述第二平面装置的栅极长度至少是上述环绕式栅极纳米线晶体管或上述环绕式栅极纳米片晶体管的栅极长度的两倍。

5.一种形成半导体结构的方法，包括：

接收一半导体基底，其中上述半导体基底具有一第一装置区域和与上述第一装置区域分开的一第二装置区域；

形成覆盖上述第二装置区域的一掩模；

当上述掩模覆盖上述第二装置区域时，执行以下操作：

在上述第一装置区域中回蚀上述半导体基底；以及

在回蚀之后，在上述第一装置区域中交替地外延生长多个硅层和多个硅锗层；

在上述第一装置区域中对上述硅层和上述硅锗层进行图样化，以定义多个环绕式栅极纳米线晶体管的多个第一主动区以及多个环绕式栅极纳米片晶体管的多个第二主动区；以及

在上述第二装置区域中对上述半导体基底进行图案化，以定义多个平面装置的多个第三主动区，

其中上述第一主动区的一第一宽度是小于上述第二主动区的一第二宽度，以及上述第二宽度小于上述第三主动区的一第三宽度。

6.如权利要求5所述的方法，其中上述第一装置区域和上述第二装置区域之间的距离至少是上述第一主动区之间距的四倍。

7.如权利要求5所述的方法，其中上述形成上述环绕式栅极纳米线晶体管以及上述形成上述环绕式栅极纳米片晶体管的步骤还包括：

沉积上述环绕式栅极纳米线晶体管和上述环绕式栅极纳米片晶体管中具有相同第一厚度的高介电常数的栅极介电层，

其中上述形成上述平面装置的步骤还包括：

沉积具有一第二厚度的栅极介电层，其中上述第二厚度大于上述第一厚度。