[发明专利]一种运算结果的快速校验系统

权利要求书

1.一种运算结果的快速校验系统，其特征在于，该系统适用于DSP芯片，所述DSP芯片中包括运算单元，所述运算单元用于根据输入数据进行目标运算变换以获得相应输出数据，所述输入数据和所述输出数据均为数组，该系统包括：第一校验单元，第二校验单元，乘法单元和比较单元；

所述第一校验单元设置在所述运算单元的输入端，所述第一校验单元用于计算所述输入数据中各个元素的平方，并对所述平方进行累加求和，记作第一输入平方和；

所述乘法单元连接于所述第一校验单元，所述乘法单元用于计算所述第一输入平方和与预定系数的乘积，并将所述乘积记作第一验证值；

所述第二校验单元设置在所述运算单元的输出端，所述第二校验单元用于计算所述输出数据中各个元素的平方，并对所述平方进行累加求和，记作第二验证值；

所述比较单元连接于所述乘法单元和所述第二校验单元，所述比较单元用于判断所述第一验证值与所述第二验证值之间的差值是否小于或等于校验阈值，若是，则判定所述输出数据正确。

2.如权利要求1所述的运算结果的快速校验系统，其特征在于，当所述运算单元执行并行多路输入数据计算时，所述系统中并行设置有多路所述第一校验单元和多路所述第二校验单元，其特征在于，所述系统还包括：第一加法器和第二加法器；

所述第一加法器设置在并行设置的多路所述第一校验单元和所述乘法单元之间，所述第一加法器用于计算多路所述第一输入平方和的和值，记作第二输入平方和；

所述第二加法器设置在并行设置的多路所述第二校验单元和所述比较单元之间，所述第二加法器用于计算多路所述第二验证值的和值，记作第三验证值；

所述乘法单元还用于计算所述第二输入平方和与所述预定系数的乘积，并将所述乘积记作第四验证值；

所述比较单元还用于判断所述第四验证值和所述第三验证值之间的差值是否小于或等于所述校验阈值，若是，则判定所述输出数据正确。

3.如权利要求1和2中任一项所述的运算结果的快速校验系统，其特征在于，所述第一校验单元包括相连的平方单元和累加单元，所述第二校验单元与所述第一校验单元的结构相同。

4.如权利要求3所述的运算结果的快速校验系统，其特征在于，当所述运算单元执行DFT、(I)DFT运算时，所述平方单元包括：第一乘法器，第二乘法器和第三加法器；

所述第一乘法器用于计算所述平方单元的输入数据的实部的平方；

所述第二乘法器用于计算所述平方单元的输入数据的虚部的平方；

所述第三加法器用于计算所述实部的平方和所述虚部的平方的和值，并将所述和值记作所述平方单元的输出。

5.如权利要求3所述的运算结果的快速校验系统，其特征在于，当所述运算单元执行DFT、(I)DFT运算时，所述预定系数为点数，所述点数由所述运算单元进行一次运算时所需要的数据的个数确定。

6.如权利要求1所述的运算结果的快速校验系统，其特征在于，所述输入数据的变换矩阵满足计算公式：

W·W^T＝kE

式中，W为所述输入数据的变换矩阵，E为单位矩阵，k为常数。