[发明专利]一种运算结果的快速校验系统

说明书

本申请公开了一种运算结果的快速校验系统，包括：第一校验单元包括相连的平方单元和累加单元，计算输入数据中各个元素的平方，并对平方进行累加求和，记作第一输入平方和；乘法单元连接于第一校验单元，计算第一输入平方和与预定系数的乘积，并将乘积记作第一验证值；第二校验单元设置在运算单元的输出端，与第一校验单元的结构相同，用于计算输出数据中各个元素的平方，并对平方进行累加求和，记作第二验证值；比较单元用于当第一验证值与第二验证值之间的差值是否小于或等于校验阈值时，判定输出数据正确。通过本申请中的技术方案，在满足运算结果校验时效性的前提下，克服现有方法硬件资源消耗大的缺点，降低运算结果校验的实施成本。

技术领域

本申请涉及数据运算的技术领域，具体而言，涉及一种运算结果的快速校验系统。

背景技术

随着技术的不断发展，离散傅里叶变换(Discrete Fourier Transform，DFT)及其反变换、离散余弦变换(Discrete Cosine Transform，DCT)及其反变换等变换方法被逐渐引入，以便提高数据运算效率。

在这类算法应用过程中，确保结果快速准确，就需要对运算结果进行校验，尤其是实时校验。比如在航空航天等领域，由于受到强烈辐射的干扰，芯片内很容易发生错误地翻转导致运算结果出错，因此需要对结果进行正确性的校验。

而现有技术中，一方面，是采用空间模冗余的方式，将硬件复制两份或多份，同时进行运算，比对不同硬件运算结果，进行运算结果正确性的校验，这种校验方式，会造成大量的硬件资源开销。

另一方面，是用同一个硬件进行三次运算，对比三次运算结果，进行运算结果正确性的校验，这种校验方式，会造成大量的时间开销，且对多次运算的结果逐点比对也要消耗大量的硬件资源，并且无法排除硬件本身故障的原因。

因此，现有的运算结果校验的方法实施成本高，牺牲大量硬件资源或时间效率，在实际工程应用上无法满足时效性的要求。

发明内容

本申请的目的在于：在满足运算结果校验时效性的前提下，克服现有方法硬件资源消耗大的缺点，降低运算结果校验的实施成本。

本申请的技术方案是：提供了一种运算结果的快速校验系统，该系统适用于DSP芯片，DSP芯片中包括运算单元，运算单元用于根据输入数据进行目标运算变换以获得相应输出数据，输入数据和输出数据均为数组，该系统包括：第一校验单元，第二校验单元，乘法单元和比较单元；第一校验单元设置在运算单元的输入端，第一校验单元用于计算输入数据中各个元素的平方，并对平方进行累加求和，记作第一输入平方和；乘法单元连接于第一校验单元，乘法单元用于计算第一输入平方和与预定系数的乘积，并将乘积记作第一验证值；第二校验单元设置在运算单元的输出端，第二校验单元用于计算输出数据中各个元素的平方，并对平方进行累加求和，记作第二验证值；比较单元连接于乘法单元和第二校验单元，比较单元用于判断第一验证值与第二验证值之间的差值是否小于或等于校验阈值，若是，则判定输出数据正确。

上述任一项技术方案中，进一步地，当运算单元执行并行多路输入数据计算时，系统中并行设置有多路第一校验单元和多路第二校验单元，系统还包括：第一加法器和第二加法器；第一加法器设置在并行设置的多路第一校验单元和乘法单元之间，第一加法器用于计算多路第一输入平方和的和值，记作第二输入平方和；第二加法器设置在并行设置的多路第二校验单元和比较单元之间，第二加法器用于计算多路第二验证值的和值，记作第三验证值；乘法单元还用于计算第二输入平方和与预定系数的乘积，并将乘积记作第四验证值；比较单元还用于判断第四验证值和第三验证值之间的差值是否小于或等于校验阈值，若是，则判定输出数据正确。

上述任一项技术方案中，进一步地，第一校验单元包括相连的平方单元和累加单元，第二校验单元与第一校验单元的结构相同。