[发明专利]一种功率自适应的频率控制电路

权利要求书

1.一种功率自适应的频率控制电路，其特征在于，包括：源随电路(101)、第一级比较电路(103)、第二级比较电路(102)和镜像输出电路(104)；

所述源随电路(101)与第一级比较电路(103)连接；所述镜像输出电路(104)与第一级比较电路(103)连接；所述第一级比较电路(103)与第二级比较电路(102)连接；

所述源随电路(101)包括：控制端pb1、控制端pb2、控制端ip、控制端ref1、PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5和PMOS管P6；

所述PMOS管P1的源极和PMOS管P2的源极连接，并与电源LV连接；所述PMOS管P1的漏极与PMOS管P3的源极连接，PMOS管P1的栅极分别与控制端pb1和PMOS管P2的栅极连接；所述PMOS管P2的漏极与PMOS管P4的源极连接；所述PMOS管P3的漏极与PMOS管P5的源极连接，并作为输出端OUT1；所述PMOS管P4的漏极与PMOS管P6的源极连接，并作为输出端OUT2；所述PMOS管P5的栅极与控制端ip连接，其漏极接地；所述PMOS管P6的漏极接地，其栅极与控制端ref1连接；所述PMOS管P3的栅极分别与控制端Pb2和PMOS管P4的栅极连接；

所述第二级比较电路(102)包括：PMOS管P11、PMOS管P12、PMOS管P13、PMOS管P14、NMOS管N8、NMOS管N9、NMOS管N7、NMOS管N10、控制端ctrn和控制端ref2；

所述PMOS管P11的栅极与控制端pb1连接，其源极与电源LV连接，其漏极与PMOS管P12的源极连接；所述PMOS管P12的栅极与控制端pb2连接，其漏极分别与PMOS管P13的源极和PMOS管P14的源极连接；所述PMOS管P13的栅极与控制端ip连接，其漏极分别与NMOS管N8的漏极、NMOS管N9的漏极和NMOS管N9的栅极连接；所述PMOS管P14的栅极与控制端ref2连接，其漏极分别与NMOS管N10的漏极、NMOS管N7的漏极和NMOS管N7的栅极连接；所述NMOS管N8的栅极分别与控制端ctrn和NMOS管N10的栅极连接；NMOS管N8的源极接地；所述NMOS管N9的源极接地；所述NMOS管N10的源极接地；所述NMOS管N7的源极接地；

所述第一级比较电路(103)包括：控制端ctrp、控制端nb1、PMOS管P7、PMOS管P8、PMOS管P9、PMOS管P10、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5和NMOS管N6；

所述PMOS管P7的源极与电源LV连接，其栅极分别与控制端ctrp和PMOS管P9的栅极连接，其漏极分别与PMOS管P8的漏极、PMOS管P8的栅极和NMOS管N1的漏极连接，并作为输出端OUT3；所述PMOS管P8的源极与电源LV连接；所述PMOS管P9的源极与电源LV连接，其漏极分别与NMOS管N2的漏极、PMOS管P10的漏极和PMOS管P10的栅极连接，并作为输出端OUT4；所述PMOS管P10的源极与电源LV连接；所述NMOS管N1的栅极与输出端OUT1连接，其源极分别与NMOS管N2的源极、NMOS管N3的漏极和NMOS管N4的漏极连接；所述NMOS管N2的栅极与输出端OUT2连接；所述NMOS管N3的源极与NMOS管N5的漏极连接，其栅极分别与控制端nb1和NMOS管N4的栅极连接；所述NMOS管N5的栅极与NMOS管N7的栅极连接，其源极接地；所述NMOS管N4的源极与NMOS管N6的漏极连接；所述NMOS管N6的源极接地，其栅极与NMOS管N9的栅极连接；

所述镜像输出电路(104)包括：PMOS管P15、PMOS管P16、PMOS管P17、PMOS管P18、NMOS管N11、NMOS管N12、NMOS管N13、控制端pb3和输出端nb2；

所述PMOS管P15的栅极与输出端OUT3连接，其源极与电源LV连接，其漏极与PMOS管P17的源极连接；所述PMOS管P16的源极与电源LV连接，其栅极与输出端OUT4连接，其漏极与PMOS管P18的源极连接；所述PMOS管P17的栅极分别与控制端pb3和PMOS管P18的栅极连接，其漏极分别与NMOS管N11的漏极、NMOS管N12的漏极、NMOS管N13的栅极、PMOS管P18的漏极和输出端nb2连接；所述NMOS管N11的栅极与控制端nb1连接；所述NMOS管N12的栅极与控制端ctrn连接，其源极接地；所述NMOS管N11的源极与NMOS管N13的漏极连接；所述NMOS管N13的源极接地；

所述PMOS管P1和PMOS管P3组成的共源共栅电路的参数与PMOS管P2和PMOS管P4组成的共源共栅电路的参数一致。