[发明专利]磁性随机存储阵列及半导体器件

说明书

本发明提供一种磁性随机存储阵列及半导体器件，在占用相同衬底面积前提下，通过相邻两行有源区之间的交错排布，有效地利用了空间，实现了更小的存储单元的特征尺寸，整体密度更高，芯片成本更低。进一步地，可以实现单元面积为8F²(F为特征尺寸)的密堆积存储阵列，提高存储密度和器件集成度。此外，可以使得源线和位线均与字线相交且不垂直，由此使得同一行同一列上的相邻的有源区所对应的存储单元不共享同一条位线，由此，可以降低相邻存储单元之间的干扰，提高器件性能。

技术领域

本发明涉及存储器技术领域，特别涉及一种磁性随机存储阵列及半导体器件。

背景技术

磁性随机存储器(Magnetic Random Access Memory，MRAM)是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。每个MRAM的存储单元由一个磁性隧道结和一个MOS管组成，也可以由两个磁性隧道结和两个MOS管组成。每一个存储单元需要连接三根线：MOS管的栅极连接到芯片的字线，负责接通或切断这个单元；MOS管的一极(源极或漏极)连在源极线上，MOS管的另一极(漏极或源极)和磁性隧道结的一极相连，磁性隧道结的另一极连在位线上。

随着MRAM技术不断进步，如何将MRAM存储单元进一步做小，以提高MRAM的密度，已经成为本领域技术人员亟待解决的技术问题之一。

发明内容

本发明的目的在于提供一种磁性随机存储阵列及半导体器件，可以具有减少的存储器单元面积和增加的存储器密度。

为解决上述技术问题，本发明提供一种磁性随机存储阵列，包括：

半导体衬底，所述半导体衬底中设置有按行和列排布成阵列的多个有源区，且相邻两行所述有源区交错排布；

多条字线，形成在所述半导体衬底上，且每条所述字线沿列方向延伸并跨设在同一列的多个所述有源区上，每条所述字线将相应的所述有源区分为源极区和漏极区；

多条源线，每条所述源线通过第一金属层形成并连接相应的所述源极区；

多个磁性隧道结，每个所述磁性隧道结底部通过相应的第二金属层连接相应的所述漏极区，顶部连接第三金属层，所述第三金属层用于形成相应的位线。

可选地，每个所述有源区和设置在所述有源区上方的所述字线形成相应的MOS管，所述MOS管和所述有漏极区上方的所述磁性隧道结组成一个存储单元，所述存储单元的面积为8F²，其中，F是磁性随机存储阵列的特征尺寸，所述存储单元在行方向上的长度为在列方向上的长度的2倍。

可选地，同一行上相邻两个所述有源区之间的间距小于所述有源区在行方向上的长度。

可选地，所述位线和所述源线平行设置。

可选地，所述位线与所述字线异面相交且不垂直，或者，所述位线与所述字线垂直。

可选地，当所述位线与所述字线异面相交且不垂直时，同一行上和同一列上的相邻两个所述存储单元均不共享位线和源线；当所述位线与所述字线垂直时，相邻两行所述存储单元共享同一条位线和/或同一条源线。

可选地，当所述位线与所述字线异面相交且不垂直时，所述位线与所述字线之间的夹角包括但不仅限于45度。

可选地，各个所述漏极区通过位于所述漏极区上方的漏极接触插塞连接所述磁性隧道结底部的所述第二金属层，各个所述源极区通过位于所述源极区上方的源极接触插塞连接所述源线；所述漏极接触插塞和所述源极接触插塞按所述行和列排列成插塞阵列。

可选地，所述插塞阵列的每列中的漏极接触插塞和源极接触插塞交替排列，所述插塞阵列的每行中的漏极接触插塞和源极接触插塞交替排列。。