[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，用以驱动一显示面板，其特征在于，所述栅极驱动电路在一帧数期间内具有一扫描期间与一空白期间，且所述栅极驱动电路包括：

复数级移位寄存器，在所述扫描期间依序输出多个扫描信号到所述显示面板，其中第i级移位寄存器包括多个晶体管并包括：

一预充电单元，用以接收一第一输入信号，且依据所述第一输入信号控制一第一节点的电势，其中所述预充电单元包括所述多个晶体管中的一第一晶体管，所述第一晶体管的一第一端接收所述第一输入信号，所述第一晶体管的一栅极耦接到所述第一晶体管的所述第一端，且所述第一晶体管的一第二端耦接到所述第一节点；

一上拉单元，所述上拉单元和所述预充电单元耦接在所述第一节点，所述上拉单元接收一第一时钟信号，并依据所述第一节点的电势和所述第一时钟信号由一第二节点输出一第i级扫描信号，其中i是大于或等于1的一个正整数；以及

一下拉单元，包括：

所述多个晶体管中的一第二晶体管，所述第二晶体管的一第一端接收一第一控制信号，且所述第二晶体管的一栅极耦接到所述第二晶体管的所述第一端；

所述多个晶体管中的一第三晶体管，所述第三晶体管的一栅极耦接到所述第二晶体管的一第二端，且所述第三晶体管的一第一端耦接到所述第二晶体管的所述第一端；

所述多个晶体管中的一第四晶体管，所述第四晶体管的一栅极耦接到所述第一节点，所述第四晶体管的一第一端接收一参考电势，且所述第四晶体管的一第二端耦接到所述第二晶体管的所述第二端；

所述多个晶体管中的一第五晶体管，所述第五晶体管的一栅极耦接到所述第一节点，所述第五晶体管的一第一端接收所述参考电势，且所述第五晶体管的一第二端耦接到所述第三晶体管的一第二端；

所述多个晶体管中的一第六晶体管，所述第六晶体管的一栅极耦接到所述第三晶体管的所述第二端，所述第六晶体管的一第一端接收所述参考电势，且所述第六晶体管的一第二端耦接到所述第一节点；

所述多个晶体管中的一第七晶体管，所述第七晶体管的一栅极耦接到所述第三晶体管的所述第二端，所述第七晶体管的一第一端接收所述参考电势，且所述第七晶体管的一第二端耦接到所述第二节点；以及

所述多个晶体管中的一第八晶体管，所述第八晶体管的一栅极接收一第二控制信号，所述第八晶体管的一第一端接收所述参考电势，且所述第八晶体管的一第二端耦接到所述第二节点；

其中，在所述扫描期间内，所述第一控制信号具有一第一电势，在所述空白期间内，所述第一控制信号具有一第二电势，且所述第一电势高于所述第二电势，

在所述空白期间内，所述第二控制信号具有一第三电势，在所述扫描期间内，所述第二控制信号具有一第四电势，且所述第三电势高于所述第四电势，以及

在所述扫描期间内，所述第一电势高于所述第四电势，且在所述空白期间内，所述第三电势高于所述第二电势。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述下拉单元还包括所述多个晶体管中的一第九晶体管，所述第九晶体管的一栅极接收一第二时钟信号，所述第九晶体管的一第一端接收所述参考电势，且所述第九晶体管的一第二端耦接到所述第一节点。

3.如权利要求2所述的栅极驱动电路，其特征在于，在所述扫描期间开始之后，传送所述第二时钟信号的开始时间在传送所述第一时钟信号的结束时间之后。

4.如权利要求2所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟信号在所述空白期间内皆具有一电势，且所述电势小于所述第三电势。

5.如权利要求2所述的栅极驱动电路，其特征在于，在所述扫描期间内，所述第一时钟信号和所述第二时钟信号分别包括重复的多个周期，所述多个周期的其中一个周期包括P个时间单位，以及

在所述其中一个周期中，所述第一时钟信号和所述第二时钟信号分别在Q个时间单位内具有一第五电势，所述第一时钟信号和所述第二时钟信号分别在(P-Q)个时间单位内具有一第六电势，且所述第五电势高于所述第六电势。