[发明专利]半导体测试结构及其制作方法

说明书

本发明提供一种半导体测试结构及其制作方法，包括：交错设置的第一有源区和第二有源区，所述第一有源区和所述第二有源区均呈梳状结构，所述梳状结构包括柄部和齿部，所述齿部呈U形且开口面向所述柄部；及分别设置在所述第一有源区和所述第二有源区梳状结构的柄部的第一接触接点和第二接触接点，且所述第一接触接点和所述第二接触接点对应同一第一有源区或第二有源区梳状结构的齿部。本发明提供的半导体测试结构中，所述第一有源区和所述第二有源区呈梳状结构且交错设置，避免高掺杂的接触区对存储单元阵列中有源区之间的隔离测试的干扰。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体测试结构及其制作方法。

背景技术

随着半导体技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器己成为个人电脑和电子设备所广泛采用的一种非易失件存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能，具较高的存储单元密度，写入和擦除速度快，同时NAND存储器的存储单元尺寸几乎是NOR闪存存储单元尺寸的一半，可以在给定的模具尺寸内提供更高的容量，广泛的应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。

在NAND存储器的制备过程中，需要对存储单元阵列中有源区之间的隔离情况进行相关的测试。在传统的NAND存储器存储单元阵列中有源区隔离效果的测试结构中，存储单元阵列中的有源区(AA)是类似于二维的结构，如图1所示，衬底上的有源区11和隔离结构12间隔排布，接触接点13设置的接触区(虚线框区域)的具有高掺杂，这会干扰存储单元阵列中有源区隔离的测试。

发明内容

本发明的目的在于提供一种半导体测试结构及其制作方法，以避免接触区高掺杂对存储单元阵列中有源区隔离测试的干扰。

为达到上述目的，本发明提供一种半导体测试结构，包括：

第一有源区和第二有源区，所述第一有源区和所述第二有源区均被限定在衬底中并被隔离结构隔离，所述第一有源区和所述第二有源区均呈梳状结构且交错设置，所述梳状结构包括柄部和齿部，所述齿部呈U形且开口面向所述柄部；

第一接触接点和第二接触接点，分别设置在所述第一有源区和所述第二有源区梳状结构的柄部，且所述第一接触接点和所述第二接触接点对应同一所述第一有源区或所述第二有源区梳状结构的齿部。

可选的，所述梳状结构的柄部为N+掺杂区。

可选的，所述第一有源区和所述第二有源区梳状结构的齿部的宽度和长度均相等。

可选的，所述半导体测试结构用于NAND存储器存储单元阵列中有源区之间的隔离测试。

相应的，本发明还提供一种半导体测试结构的制作方法，包括：

提供衬底，并在所述衬底上形成核心图案，所述核心图案呈条状交错排列；

在所述衬底上形成包围所述核心图案侧墙，所述侧墙均呈环状交错排列；

去除所述核心图案；

在所述侧墙远离所述交错区域的一侧形成掩膜层；

以所述掩膜层及所述侧墙为掩模，刻蚀所述衬底形成隔离结构以定义出交错设置的第一有源区和第二有源区，所述第一有源区和第二有源区均呈梳状结构，所述梳状结构包括柄部和齿部，所述齿部呈U状且开口面向所述柄部；以及

在所述第一有源区和所述第二有源区梳状结构的柄部分别形成第一接触接点和第二接触接点，且所述第一接触接点和所述第二接触接点对应同一所述第一有源区或所述第二有源区梳状结构的齿部；