[发明专利]一种Posit浮点数的除法和开方运算处理器及运算处理系统

权利要求书

1.一种Posit浮点数的除法和开方运算处理器，其特征在于，所述运算处理器包括第一拼接电路器件、第二拼接电路器件以及下述模块：

获取模块，用于获取解码电路输出的参与目标运算的至少一个补码形式的中间数据；所述中间数据是所述解码电路根据CPU的计算指令，对参与运算的Posit浮点数解码后得到的；所述中间数据至少包括以下字段：符号字段、指数字段以及尾数字段；所述目标运算为除法运算或开方运算；

尾数字段处理模块，用于根据所述中间数据在所述目标运算的运算位置，以所述第一拼接电路器件对所述中间数据的尾数字段拼接扩展位，得到完整尾数字段；

商值计算模块，用于根据所述目标运算，获取进行当前次加减交替运算的当前除数和当前被除数，并以所述当前除数和所述当前被除数进行所述当前次加减交替运算，得到当前余数；

所述商值计算模块，还用于在所述当前余数与所述当前除数的符号相同时，将当前位的商值记为1，在所述当前余数与所述当前除数的符号不相同时，将所述当前位的商值记为0；

所述商值计算模块，还用于在所述当前位的位数是所述完整尾数字段的位宽时，按商值的获取顺序，以所述第二拼接电路器件拼接所有位的商值，以获得并输出运算结果的尾数字段；

符号字段计算模块，用于根据拼接后的商值，得到所述运算结果的符号字段；

指数字段计算模块，用于根据所述中间数据在所述目标运算的运算位置，对所述中间数据进行所述目标运算，得到运算结果的指数字段；

保护位字段确定模块，用于以000作为运算结果的保护位字段；

运算结果确定模块，用于将所述运算结果的尾数字段、所述运算结果的指数字段和所述运算结果的符号字段作为所述目标运算的运算结果数据输出给编码电路，以通过所述编码电路根据所述计算指令中的指定格式，将所述运算结果数据转换为所述指定格式的Posit浮点数。

2.根据权利要求1所述的Posit浮点数的除法和开方运算处理器，其特征在于，所述中间数据还包括：无穷数字段和零值字段；所述运算处理器还包括：

无穷数字段处理模块，用于在所述至少一个补码形式的中间数据中的任意一个中间数据的无穷数字段为真时，将运算结果的无穷数字段置为真，并将置为真的所述无穷数字段作为所述目标运算的运算结果数据输出给所述编码电路，以使所述编码电路直接输出表示无穷数的特殊编码；

零值字段处理模块，用于在所述目标运算是开方运算，并且所述至少一个补码形式的中间数据的零值字段为真时，将所述运算结果的零值字段置为真，并将置为真的所述零值字段作为所述目标运算的运算结果数据输出给所述编码电路，以使所述编码电路直接输出表示零的特殊编码；

所述零值字段处理模块，还用于在所述目标运算是除法运算时，并且所述至少一个补码形式的中间数据中位于被除数位置的中间数据的零值字段为真时，将所述运算结果的零值字段置为真，并将置为真的所述零值字段作为所述目标运算的运算结果数据输出给所述编码电路，以使所述编码电路直接输出表示零的特殊编码。

3.根据权利要求1所述的Posit浮点数的除法和开方运算处理器，其特征在于，所述尾数字段处理模块包括第三拼接电路器件以及下述子模块：

尾数字段处理子模块，用于在所述目标运算是除法运算时，以所述第三拼接电路器件，在位于被除数位的所述中间数据的尾数字段的最高位拼接位宽为3的符号位和位宽为1的隐藏位，得到位于被除数位的所述中间数据的完整尾数字段；

所述尾数字段处理子模块，还用于在所述目标运算是除法时，以所述第三拼接电路器件，在位于除数位的所述中间数据的尾数字段的最高位拼接位宽为1的符号位和位宽为1的隐藏位，并将00拼接到位于除数位的所述中间数据的尾数字段的最低位，得到位于除数位的所述中间数据的完整尾数字段；

所述尾数字段处理子模块，用于在所述目标运算是开方运算时，以所述第三拼接电路器件，在所述中间数据的尾数字段的最高位拼接位宽为3的符号位和位宽为1的隐藏位，得到位于所述开方位的所述中间数据的完整尾数字段。