[发明专利]一种Posit浮点数的除法和开方运算处理器及运算处理系统

说明书

本申请提供了一种Posit浮点数的除法和开方运算处理器及运算处理系统，涉及计算机技术领域。独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理系统。所述Posit浮点数的除法和开方运算处理系统包括CPU、解码电路、编码电路Posit浮点数的除法和开方运算处理器；所述CPU是计算机的中央处理器，连接所述解码电路，Posit浮点数的除法和开方运算处理器连接所述编码电路，用于以所述补码形式的中间数据进行所述目标运算，得到以补码形式的中间数据表示的运算结果，并将所述以补码形式的中间数据表示的运算结果发送给所述编码电路。

技术领域

本申请涉及计算机技术领域，特别是涉及一种Posit浮点数的除法和开方运算处理器及运算处理系统。

背景技术

浮点数是科学计算领域和高性能计算领域常用的数据表示方法，特别地，在对计算结果的精度要求较高的场合，大量运用浮点数进行数据处理，例如自动驾驶、航空航天、力学计算领域。

Posit标准的浮点数相较于IEEE 754标准的浮点数，灵活性更高，并且Posit浮点数在实数上的采样分布与sigmoid函数相关，而sigmoid函数是机器学习里常用的一种激活函数，因此将Posit浮点数用于机器学习，计算机进行数据处理的效率更高。

目前对Posit浮点数进行处理的方法，通常是利用解码电路将参与运算的Posit浮点数转换为原码，将原码输入到运算电路进行运算，而运算电路为了运算方便，依据原码判断Posit浮点数是否为负数，再将负数的Posit浮点数的原码统一为补码的形式，得到补码形式的运算结果后，再将补码形式的运算结果转换为原码，整个运算过程需要反复地进行原码到补码，以及补码到原码的转换，并且在每一个运算节点都需要判断Posit浮点数的正负，使得整个对Posit浮点数的运算逻辑十分复杂繁琐，导致运算电路的电路面积过大。

发明内容

本申请实施例提供一种Posit浮点数的除法和开方运算处理器及运算处理系统，独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理器。

本申请实施例第一方面提供一种Posit浮点数的除法和开方运算处理器：

所述运算处理器包括第一拼接电路器件、第二拼接电路器件以及下述模块：

获取模块，用于获取解码电路输出的参与目标运算的至少一个补码形式的中间数据；所述中间数据是所述解码电路根据CPU的计算指令，对参与运算的Posit浮点数解码后得到的；所述中间数据至少包括以下字段：符号字段、指数字段以及尾数字段；所述目标运算为除法运算或开方运算；

尾数字段处理模块，用于根据所述中间数据在所述目标运算的运算位置，以所述第一拼接电路器件对所述中间数据的尾数字段拼接扩展位，得到完整尾数字段；

商值计算模块，用于根据所述目标运算，获取进行当前次加减交替运算的当前除数和当前被除数，并以所述当前除数和所述当前被除数进行所述当前次加减交替运算，得到当前余数；

所述商值计算模块，还用于在所述当前余数与所述当前除数的符号相同时，将当前位的商值记为1，在所述当前余数与所述当前除数的符号不相同时，将所述当前位的商值记为0；

所述商值计算模块，还用于在所述当前位的位数是所述完整尾数字段的位宽时，按商值的获取顺序，以所述第二拼接电路器件拼接所有位的商值，以获得并输出运算结果的尾数字段；

符号字段计算模块，用于根据拼接后的商值，得到所述运算结果的符号字段；

指数字段计算模块，用于根据所述中间数据在所述目标运算的运算位置，对所述中间数据进行所述目标运算，得到运算结果的指数字段；

保护位字段确定模块，用于以000作为运算结果的保护位字段；