[发明专利]一种抑制电路板电磁干扰的结构和电路板

说明书

本发明涉及电路板技术领域。本发明公开了一种抑制电路板电磁干扰的结构，电路板为多层电路板，至少包括一对电源层与地层，电源层与地层之间为基板介质，还包括多个间隔嵌设在基板介质内的噪声抑制单元，噪声抑制单元周期性地分布在基板介质内，所述噪声抑制单元包括高介电常数的薄膜单元和金属柱，所述薄膜单元的第一表面与电源层或地层连接，所述薄膜单元的第二表面与金属柱的第一端面连接，所述金属柱的第二端面与地层或电源层连接。本发明构成了一种增强型介质EBG(电磁带隙)结构，增强了EBG介质单元的容性，降低了薄膜单元的介电常数要求，提高了电磁干扰抑制带宽，可有效抑制噪声电磁波在电源层和地层之间的传播。

技术领域

本发明属于电路板技术领域，具体地涉及一种抑制电路板电磁干扰的结构和电路板。

背景技术

随着5G技术的快速推广应用，电子信息系统即将进入毫米波时代，集成电路(IC)、高速印刷电路板(PCB)等高速数字系统的高频高速化、高密度化使得电磁干扰问题变得非常重要。在高速多层PCB中，电磁干扰的噪声来源较为广泛，其中同步开关噪声(SSN)起着主导作用，是主要的电磁干扰噪声源。多层PCB的电源分配网络(PDN)一般采用平面结构，即一对相邻的电源平面和地平面。由于电源/地平面是多层PCB中的最大导体，因此也是最容易发射及接收噪声的天线，同时，电源/地平面上承载着最大的电流，会产生严重的SSN。当噪声电磁波的频率达到电源/地平面的谐振频率时，会产生谐振现象，从而加剧串扰、辐射发射等电磁干扰现象，并会导致严重的信号完整性(SI)和电源完整性(PI)问题。电磁干扰不仅会使PCB板的系统性能降级，产生可靠性问题，也会对PCB外部系统产生干扰。因此，必须采取适当的措施抑制PCB板上的电磁干扰，从而满足有关电磁兼容标准要求。

抑制电磁干扰的通常方法是采用分立式去耦去容，包括传统的去耦电容、表面安装(SMT)电容和嵌入式电容器等。由于存在寄生的等效串扰电感(ESL)和等效串联电阻(ESR)，分立式去耦元件容易产生谐振，工作频率并不高，传统的去耦电容仅可达到几十兆赫兹，SMT电容的使用频率可达到几百兆赫兹。嵌入式电容器具有非常小的ESR和ESL，但其上限工作频率一般不高于1GHz。由于寄生效应的影响，分立式元器件无法满足高速、高频PCB板的噪声抑制要求，此外，众多分立式元件会占用大量的空间，对于高密度小型化的PCB板来说难以布置。1GHz以上的去耦可采用分布式电容，如嵌入式电容，嵌入式电容的电源层和地层间距非常小，并用高介电常数的介质填充在电源层和地层之间。尽管嵌入式电容对噪声抑制的频率范围较宽，但是其缺点是需要特定的层堆技术，其腔体结构会引起谐振现象，噪声抑制的隔离度也不够高。

近十多年来，国内外对高阻抗表面(HIS)法、共面型EBG(电磁带隙)结构和介质型EBG结构等基于超材料技术的噪声抑制结构进行了广泛研究，这些结构利用了周期性超材料结构具有频率禁带的特性，从面可实现较高的噪声隔离度。不过，HIS法需要复杂的过孔连接，加工复杂，成本较高，而共面型EBG结构在电源/地平面上蚀刻图案会破坏导体表面的完整性，会引起信号完整性问题。介质型EBG结构是在低K(介电常数)介质中嵌入周期性排列的高K材料，它同时具有电容和EBG的优点，可保证良好的信号完整性，是一种良好的噪声抑制方案。但是，目前所研究的介质型EBG要求电源/地平面之间的间隔非常小，否则需要介质材料具有很高的介电常数，相对介电常数达到甚至大于5000以上，高介电常数材料会导致介质损耗增加。介质型EBG结构存在的另一个问题是某种周期性介质结构的电路板只能适用于抑制特定频率范围的电磁噪声，通用性不高。

发明内容

本发明的目的在于提供一种抑制电路板电磁干扰的结构和电路板用以解决上述存在的技术问题。