[发明专利]一种横向高压器件

说明书

本发明提供一种横向高压器件，包括：P型衬底、N型外延层、栅氧化层、多晶硅栅极、钝化层；N型外延层包括第一P型掺杂条、第二P型掺杂条、第三P型掺杂条、介质槽区、P型阱区和第二N型重掺杂区；P型阱区包括第一N型重掺杂区、第一P型重掺杂区；金属阴极覆盖在第一N型重掺杂区和第一P型重掺杂区表面，金属阳极覆盖在第二N型重掺杂区表面。本发明通过在N型外延层引入梯形介质槽，使得纵向电场的分布近似为矩形分布，器件获得高的击穿电压，同时介质槽也降低了器件表面面积，器件比导通电阻降低；通过在介质槽区两侧引入P型掺杂条构成类似triple‑RESURF的结构，在保持器件耐压的前提下提高了N型外延层的掺杂浓度，降低器件的比导通电阻。

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种横向高压器件。

背景技术

横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffusedMetal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET)作为功率集成电路(Power Integrated Circuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(Breakdown Voltage，BV)和低比导通电阻(SpecificOn-Resistance，R_on,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。

为了缓解这一矛盾，使器件同时具有高耐压与低比导通电阻，研究者在LDMOS横向漂移区中引入了介质槽。介质槽可以承受大部分横向耐压的同时缩短器件横向尺寸，大幅度降低芯片的面积。但是传统的介质槽LDMOS其比导通电阻仍然较大，未能进一步缓解耐压与比导通电阻的矛盾。

发明内容

鉴于以上所述现有技术的缺点，本发明提出了一种横向高压器件，目的在于提高器件的击穿电压的同时保持器件低比导通电阻。为实现上述目的，本发明的技术方案如下：

一种横向高压器件，P型衬底1、位于P型衬底1上方的N型外延层2、位于N型外延层2内左侧垂直设置的第一P型掺杂条3、位于N型外延层2内下方水平设置的第二P型掺杂条4、位于N型外延层2内右侧的垂直设置的第三P型掺杂条5、位于N型外延层2内中部的介质槽区6、位于N型外延层2内左上方的P型阱区8、位于P型阱区8内左侧的第一P型重掺杂区10、位于第一P型重掺杂区10右侧的第一N型重掺杂区9、位于N型外延层2内右上方的第二N型重掺杂区11，第一P型掺杂条3与P型阱区8之间存在间隔，第二P型掺杂条4位于第一P型掺杂条3和第三P型掺杂条5之间，且第二P型掺杂条4的两侧分别与第一P型掺杂条3的底部和第三P型掺杂条5的底部相连接，第三P型掺杂条5与第二N型重掺杂区11相连接；P型阱区8和N型外延层2上方设有栅氧化层13，栅氧化层13上方为多晶硅栅极14，钝化层15位于栅氧化层13两侧；第一N型重掺杂区9与第一P型重掺杂区10通过金属短接形成金属阴极12；第二N型重掺杂区11通过金属短接形成金属阳极16。