[发明专利]乘法器装置

权利要求书

1.一种乘法器装置，其特征在于，包括：

第一乘法器电路，包括：

第一电阻电容电路；

第一重置开关，耦接于所述第一电阻电容电路的第一输出电容与电源电压之间，受控于第一重置信号重置所述第一输出电容上的电压；

第一输入开关，耦接所述第一电阻电容电路；以及

第一运算控制电路，耦接所述第一输入开关，于所述第一输出电容的电压被重置后，依据第一输入信号与第二输入信号控制所述第一输入开关导通以对所述第一输出电容进行放电，而于所述第一输出电容上产生代表所述第一输入信号与所述第二输入信号的第一乘积结果。

2.根据权利要求1所述的乘法器装置，其特征在于，所述第一运算控制电路依据所述第一输入信号与所述第二输入信号控制所述第一输入开关导通的次数跟时间。

3.根据权利要求1所述的乘法器装置，其特征在于，所述第一运算控制电路包括：

第一电容：

第一开关，耦接于所述电源电压与所述第一电容的第一端之间，所述第一电容的第二端耦接接地；

第一电阻，其第一端耦接于所述第一电容的第一端；

第二开关，耦接于所述第一电阻的第二端与所述接地之间；以及

第一比较器，其正输入端耦接所述第一电容的第一端，所述第一比较器的负输入端接收所述第一输入信号与所述第二输入信号，所述第一比较器的输出端耦接所述第一输入开关的控制端，其中所述第一开关的导通状态受控于所述第一重置信号，所述第二开关于第一放电期间与第二放电期间被导通，所述第一比较器分别于所述第一放电期间与所述第二放电期间接收所述第一输入信号与所述第二输入信号。

4.根据权利要求3所述的乘法器装置，其特征在于，还包括：

第二乘法器电路，包括：

第二电阻电容电路；

第二重置开关，耦接于所述第二电阻电容电路的第二输出电容与电源电压之间，受控于所述第一重置信号重置所述第二输出电容上的电压；

第二输入开关，耦接所述第二电阻电容电路；以及

第二运算控制电路，耦接所述第二输入开关，于所述第二输出电容上的电压被重置后，依据第三输入信号与第四输入信号控制所述第二输入开关导通以对所述第二输出电容进行放电，而于所述第二输出电容上产生代表所述第三输入信号与所述第四输入信号的第二乘积结果；以及

第三开关，耦接于所述第一输出电容与所述第二输出电容之间，于所述第一输出电容以及所述第二输出电容产生所述第一乘积结果与所述第二乘积结果后，于电荷分享期间导通。

5.根据权利要求4所述的乘法器装置，其特征在于，所述第二运算控制电路依据所述第三输入信号与所述第四输入信号控制所述第二输入开关导通的次数跟时间。

6.根据权利要求4所述的乘法器装置，其特征在于，所述第二运算控制电路包括：

第二电容：

第四开关，耦接于所述电源电压与所述第二电容的第一端之间，所述第二电容的第二端耦接所述接地；

第二电阻，其第一端耦接于所述第二电容的第一端；

第五开关，耦接于所述第二电阻的第二端与所述接地之间；以及

第二比较器，其正输入端耦接所述第二电容的第一端，所述第二比较器的负输入端接收所述第三输入信号与所述第四输入信号，所述第二比较器的输出端耦接所述第二输入开关的控制端，其中所述第四开关的导通状态受控于所述第一重置信号，所述第五开关于所述第一放电期间与所述第二放电期间被导通，所述第二比较器分别于所述第一放电期间与所述第二放电期间接收所述第三输入信号与所述第四输入信号。